1
CY2081
三锁相环通用
EPROM可编程时钟发生器
特点
工厂EPROM配置快速可用性和
原型
通用时钟合成器适用于所有应用
- 诸如调制解调器，硬盘驱动器，CD -ROM驱动器，视频
CD播放器，游戏机，机顶盒，数据/ telecommuni-
阳离子等。
三个独立的可配置的时钟输出
输出范围从500千赫至100兆赫（5V）和向上
到80 MHz的3.3V工作电压
配置的输出控制引脚（引脚8）可被用作
输出使能，掉电，暂停或选择线路。
从克斯特来自锁相环振荡器的输入
最终水晶（ 10 MHz至25 MHz）或外部参考
时钟（1兆赫至30兆赫）
3.3V或5V操作（出厂配置）
8引脚150密耳的包装达到最小的足迹
对于空间要求严格的应用
先进的内部环路滤波器，无需外部
零部件或制造调整为常用重新
quired与外部滤波器
置的操作过3.3V或5V电源供电。该
片上参考振荡器是专为10 MHz到25 MHz的
晶体。可选地， 1兆赫之间的基准时钟和
30MHz的都可以使用。
该CY2081还具有输出控制引脚（引脚8），
可以被配置为输出使能，功率下降， frequen-
CY选择，或暂停输入。这给用户的能力，以
三态输出，关闭设备电源，改
操作过程中CLKA输出频率，或暂停任何
的输出。断言PD输入将导致所有的PLL
且输出被关闭。该锁相环将不得不重新锁
当PD输入无效。
该CY2081输出三个时钟： CLKA ， CLKB和CLKC ，
其频率可在指定的具备任何价值
范围内。此外，可以得到的基准频率
在任何输出。自定义配置，用户自定义为特色的
及其良好的频率可以通过填写自定义可以得到
位于该数据表的背面配置的形式和
联系您当地的赛普拉斯代表。
该CY2081可以取代多个金属罐振荡器
（ MCO ）的同步系统，提供了成本和电路板
节省厂商的空间。因此，该器件是理想
适用于需要多个，准确，台站的应用
从低成本的发电机小型封装合成BLE时钟
老少皆宜。硬盘驱动器是这样一个应用程序的一个例子。
在这种情况下， CLKA驱动在读取器上的PLL的，而
CLKB和CLKC驱动MCU和相关的音序器。
请考虑使用CY2291 ， CY2292 ， CY2907或为应用
需要三个多输出时钟系统蒸发散。
功能说明
该CY2081是一个通用时钟合成器设计
对于在应用中，例如调制解调器，硬盘驱动器，CD -ROM中使用
驱动器，视频CD播放器，游戏机，机顶盒和数据/长焦附加镜
通信。该器件提供三种配置的时钟
采用8引脚150密耳SOIC封装输出，能配置
逻辑框图
引脚配置
SOIC
顶视图
CLKA
GND
XTALIN
XTALOUT
1
2
3
4
8
7
6
5
OE / PD / FS /暂停
V
DD
CLKC
CLKB
XTALIN
XTALOUT
参考
振荡器
PLL 1
EPROM-
CON连接可配置
多路复用器
和鸿沟
逻辑
CLKA
PLL 2
CLKB
PLL 3
CLKC
OE / PD / FS /暂停
赛普拉斯半导体公司
文件编号： 38-07136牧师**
3901北一街
圣荷西
CA 95134 408-943-2600
修订后的2001年9月26日
CY2081
销摘要
名字
CLKA
GND
XTALIN
[1]
XTALOUT
[1,2]
CLKB
CLKC
V
DD
数
1
2
3
4
5
6
7
描述
可配置的时钟输出
地
参考晶振输入或外部参考时钟输入
参考晶体反馈
可配置的时钟输出
可配置的时钟输出
电源
输出控制引脚;无论是高电平有效输出使能，低电平有效的断电， CLKA
频率选择，还是低电平暂停输入
OE / PD / FS /暂停8
最大额定值
（以上其中有用寿命可能受到损害。对于用户指南 -
线，没有测试。 ）
电源电压............................................... - 0.5V至+ 7.0V
直流输入电压......................................- 0.5V至V
DD
+0.5V
存储温度................................. -65 ° C至+ 150°C
结温................................................ ... 150℃
静电放电电压........................................... >2000V
（每MIL -STD -883方法3015 ）
工作条件
[3]
参数
V
DD
T
A
C
L
f
REF
f
REF
电源电压
工作温度，环境
马克斯。每路输出负载电容
外部参考晶振
外部参考时钟
[4, 5]
10.0
1.0
描述
分钟。
4.5 (3.0)
0
马克斯。
5.5 (3.6)
70
25 (15)
25.0
30.0
单位
V
°C
pF
兆赫
兆赫
电气特性
V
DD
= 5V (3.3V)
±10%,
T
A
= 0 ° C至+ 70°C
参数
V
OH
V
OL
V
IH
V
IL
I
IH
I
IL
I
OZ
I
DD
I
DDS
描述
高电平输出电压
低电平输出电压
高电平输入电压
[6]
低电平输出电压
[6]
输入高电流
输入低电平电流
输出漏电流
V
DD
电源电流
[7]
V
DD
在电源电流
掉电模式
I
OL
= 4.0毫安
除了水晶销
除了水晶销
V
IN
= V
DD
– 0.5V
V
IN
= 0.5V
三态输出
V
DD
= V
DD
最大。 5V （ 3.3V ）操作，C
L
= 25 pF的（ 15 pF的）
掉电活动， 5V操作
40 (24)
100
<100
<100
2.0
0.8
150
150
250
60 (40)
200
条件
I
OH
= -4.0毫安
分钟。
2.4
0.4
典型值。
马克斯。
单位
V
V
V
V
A
A
A
mA
A
注意事项：
1.为了达到最佳的精度，使用并行谐振晶体，C
L
= 17 pF的。
2.浮法XTALOUT销如果XTALIN由基准时钟驱动（相对于外部晶体） 。
3.电气参数都保证这些工作条件。值3.3V操作显示在括号中。
4.外部输入的参考时钟必须有40 ％和60％之间的占空比，在V测
DD
/2.
5.请参考应用笔记“晶体振荡器的主题”为交流耦合的外部输入参考时钟信息。
6.输入的Xtal有CMOS阈值。
7.负载=最大值，典型的配置中，f
REF
= 14.318兆赫。具体的结构可以变化。
文件编号： 38-07136牧师**
第2 6
CY2081
开关特性
[8]
参数
t
1
t
1
t
1A
t
1B
t
1C
t
1D
名字
输出周期
输出周期
时钟抖动
[9]
时钟抖动
[9]
时钟抖动
[9]
时钟抖动
[9]
输出占空比
[10]
描述
时钟输出范围， 5V操作
时钟输出范围， 3.3V工作电压
峰 - 峰值周期抖动， ％时钟周期
(f
OUT
≤
4兆赫）
峰 - 峰值周期抖动
（ 4兆赫
≤
f
OUT
≤
16兆赫）
峰 - 峰值周期抖动
（ 16兆赫
＆ LT ;
f
OUT
≤
50兆赫）
峰 - 峰值周期抖动
(f
OUT
＆ GT ;
50兆赫）
占空比输出，定义为t
2
÷
t
1[11]
f
OUT
＆ GT ; 66.67 MHz的
占空比输出，定义为t
2
÷
t
1[11]
f
OUT
≤
66.67 MHz的
t
3
t
4
t
5
t
6
上升时间
下降时间
输出时钟上升时间
[12]
位于C
L
= 25 pF的（ 15 pF的
在3.3V工作电压）
输出时钟下降时间
[12]
位于C
L
= 25 pF的（ 15 pF的
在3.3V工作电压）
1
40%
45%
分钟。
10
[100兆赫]
12.5
[80兆赫]
<0.5
<0.7
<400
<250
50%
50%
3
2.5
5
＆ LT ; 25
典型值。
马克斯。
2000
[500千赫]
2000
[500千赫]
1
1
500
350
60%
55%
5
4
40
50
ns
ns
兆赫/
ms
ms
单位
ns
ns
%
ns
ps
ps
CLKA频率的变化频率转换速率速率
上电Stabiliza-
化时间
上电后输出时钟稳定时间
开关波形
所有输出占空比和上升/下降时间
t
1
t
2
产量
2.4V
0.4V
t
3
2.4V
0.4V
t
4
3.3V
0V
注意事项：
8.通过设计保证，而不是100 ％测试。
9.抖动随配置。所有标准配置样品在出厂检验符合此限制。关于抖动的更多信息，请参阅
该应用笔记： “抖动PLL为基础的系统。 ”
10.参考输出占空比取决于XTALIN占空比。
11.测得1.4V 。
12.测量0.4V和2.4V之间。
文件编号： 38-07136牧师**
第3页6
CY2081
测试电路
V
DD
0.1
F
7
输出
2
CLK输出
C
负载
GND
客户配置请求过程
该CY2081被编程在晶片级，因此是
只是作为一个工厂编程设备。没有
现场编程为CY2081 。
对于CY2081可编程配置，设计机会
必须每年50绔生产。如果设计的机会
不符合工厂最小值，该设计方案需要
使用CY2292 mented （ 3 - PLL的， 16 -SOIC ，现场编程
可燃的） ，或CY22381 （ 3-锁相环， 8-SOIC ，现场可编程
BLE ） 。
对于工厂编程的样品，所有的请求必须是子
承诺要在本地赛普拉斯FAE或销售代表。该
方法使用要求的工厂配置为：
使用CyClocks软件。此软件会自动calcu-
鲈，可以由要生成的输出频率
CY2081并提供最终的引脚排列的打印输出。输出频率
请求quencies将被紧密匹配的内部
PLL分频和倍频选项允许。这种打印和
可以通过CyClocks （ <filename>.ENT ）产生设计输入文件
提交（电子格式），以当地的FAE或销售
代表性。 CyClocks软件是免费提供的
从赛普拉斯网站（ http://www.cypress.com ）或
当地的FAE或销售代表。
一旦自定义请求已被处理，您将收到
用三位数分机一个部件编号（例如，
CY2081SC -357 ）专用于频率和引出线的
装置。这将是用于样品的请求的部件号
生产订单。
订购信息
订购代码
CY2081SC-XXX
CY2081SL-XXX
注意：
13. 0 ° C至+ 70°C
包名称
S8
S8
套餐类型
8引脚（ 150 mil）的SOIC
8引脚（ 150 mil）的SOIC
工作范围
5.0V ，商业
[13]
3.3V ，商业
[13]
CyClocks是赛普拉斯半导体公司的商标。
文件编号： 38-07136牧师**
第4 6
CY2081
包图
8引脚（ 150 mil）的SOIC S8
51-85066-A
文件编号： 38-07136牧师**
分页： 5 6
赛普拉斯半导体公司，是2001年。本文所含信息如有更改，恕不另行通知。赛普拉斯半导体公司对使用任何责任
比电路体现在赛普拉斯半导体公司的产品以外的任何电路。它也没有传达或暗示根据专利或其他权利的任何许可。赛普拉斯半导体公司不授权
故障或故障可合理地预计其产品用于生命支持系统中使用的关键部件，以造成显着的伤害到用户。赛普拉斯的
半导体产品用于生命支持系统中的应用表明厂商应承担因使用的所有风险，并赔偿赛普拉斯由此半导体的一切费用。
QQ：2881677436 复制
