【CY14V104LACY14V104NA4兆位（ 512 K＆times二百五十六分之八K＆time】,IC型号CY14V104LA-BA25XI,CY14V104LA-BA25XI PDF资料,CY14V104LA-BA25XI经销商,ic,电子元器件-51电子网

CY14V104LA

CY14V104NA

4兆位（ 512 K＆times二百五十六分之八K＆times 16 ）的nvSRAM

特点

■

功能说明

赛普拉斯CY14V104LA / CY14V104NA是一个快速静态RAM ，

与在每个存储单元的非易失性元件。内存

组织为512千字节，每个字节8比特或256 K字的16位

每一个。嵌入式非易失性元件结合

QuantumTrap技术，生产世界上最可靠的

非易失性存储器。该SRAM提供了无限的读写

周期，而独立的非易失性数据驻留在高度

可靠QuantumTrap细胞。从SRAM的数据传输

非挥发性元素（实体店经营）发生

自动在电源关闭。上电时，数据被恢复到

对SRAM （该RECALL操作）从非易失性

内存。无论是STORE和RECALL操作也

在软件控制下使用。

25 ns到45 ns的访问时间

内部组织为512K的× 8 （ CY14V104LA ）或256千× 16

(CY14V104NA)

只有一小关就断电自动STORE手

电容

STORE到QuantumTrap发起的非挥发性元素

软件，器件引脚或自动存储在掉电

召回SRAM通过软件或上电启动

无限的读，写和召回周期

100万STORE周期来QuantumTrap

20年的数据保存

核心V

= 3.0 V至3.6 V ; IO V

CCQ

= 1.65 V至1.95 V

工业温度

48球精细间距球栅阵列（ FBGA ）封装

无铅和有害物质限制指令（RoHS ）

合规

逻辑框图

[1, 2, 3]

Quatrum陷阱

2048 X 2048

BLE

商店

召回

静态RAM

ARRAY

2048 X 2048

存储/调用

控制

HSB

CCQ

帽

动力

控制

软件

检测

- A

列I / O

COLUMN DEC

BHE

笔记

1.地址

–A

为× 8配置和地址

–A

对于× 16的配置。

2.数据DQ

-DQ

为× 8配置和数据DQ

-DQ

对于× 16的配置。

3. BHE和BLE适用于只× 16的配置。

赛普拉斯半导体公司

文件编号： 001-53954修订版* F

198冠军苑

圣荷西

CA 95134-1709

408-943-2600

修订后的2011年7月6日

[+ ]反馈

CY14V104LA

CY14V104NA

引脚分配................................................. ............................. 3

引脚定义................................................ .................. 3

设备操作................................................ .............. 4

SRAM读................................................ ....................... 4

SRAM写................................................ ....................... 4

自动存储操作................................................ 4 ........

硬件存储操作............................................ 4

硬件RECALL （上电） ....................................... 5

软件商店................................................ ............... 5

软件RECALL ................................................ ............. 5

防止自动存储................................................ 6 .......

数据保护................................................ ................. 6

噪声考虑................................................ 6 .......

................................................最佳实践................... 7

最大额定值................................................ ............. 8

经营范围................................................ ............... 8

直流电气特性.......................................... 8

数据保留和耐力....................................... 9

电容................................................. ..................... 9

热阻................................................ .......... 9

AC测试负载............................................... ................. 10

AC测试条件............................................... ......... 10

AC开关特性....................................... 11

SRAM读周期............................................... ..... 11

SRAM写周期............................................... ...... 11

开关波形................................................ .... 11

自动存储/上电RECALL ....................................... 14

开关波形................................................ .... 14

软件控制的存储/调用循环................ 15

开关波形................................................ .... 15

五金店周期............................................... .. 16

开关波形................................................ .... 16

真值表SRAM操作................................ 17

订购信息................................................ ...... 18

订购代码定义......................................... 18

包图................................................ .......... 19

与缩略语................................................. ....................... 20

文档约定................................................ 20

计量单位............................................... ........ 20

文档历史记录页............................................... .. 21

销售，解决方案和法律信息...................... 22

全球销售和设计支持....................... 22

产品................................................. ................... 22

的PSoC解决方案................................................ ......... 22

文件编号： 001-53954修订版* F

第22页2

[+ ]反馈

CY14V104LA

CY14V104NA

引脚配置

图1.引脚图 - 48球FBGA

(× 8)

顶视图

（不按比例）

帽

(× 16)

顶视图

（不按比例）

BLE

BHE

帽

CCQ

[4]

CCQ

HSB

CCQ

HSB

[4]

引脚德网络nitions

引脚名称

–A

-DQ

输入/输出

-DQ

BHE

BLE

CCQ

HSB

输入

地

I / O类型

输入

描述

地址输入用于选择其中一个524,288字节的nvSRAM为× 8配置。

地址输入用于选择其中的262,144字的nvSRAM对于× 16配置。

双向数据I /为× 8配置O线。作为根据操作的输入或输出线路。

双向数据I / O线× 16的配置。作为根据操作的输入或输出线路。

写使能输入，低电平有效。当选定低时，在I / O引脚的数据被写入到所述特定

地址位置。

芯片使能输入，低电平有效。当低，选择芯片。当HIGH ，取消选择的芯片。

输出使能，低电平有效。该低电平有效OE输入使能数据输出缓冲器中读取周期。

I / O引脚为三态上拉高OE为高电平。

高字节使能，低电平有效。控制DQ

-DQ

低字节使能，低电平有效。控制DQ

-DQ

地面的装置。必须连接到该系统的地面。

供电电源的输入到该装置的核心。

供电电源输入，用于该装置的输入和输出。

输入/输出

五金店忙（ HSB ）。当这种低输出表明五金店正在进行中。

当拉低外部向芯片它发起一个非易失STORE操作。每个硬件后，

与软件商店运营HSB驱动为高电平很短的时间（t

HHHD

）与标准输出高

当前，然后内部弱上拉电阻保持这个引脚为高电平（外部上拉电阻连接

可选）。

帽

电源自动存储电容。供应电源的nvSRAM在断电时，从SRAM数据存储

非易失性元件。

无连接

无连接。该管脚没有连接到模具上。

记

4.地址扩展为8兆比特。 NC引脚未连接到死。

文件编号： 001-53954修订版* F

第22页3

[+ ]反馈

CY14V104LA

CY14V104NA

设备操作

该CY14V104LA / CY14V104NA的nvSRAM是由两个

功能组件配对在相同的物理单元中。他们是

一个SRAM的存储单元和一个非易失性QuantumTrap细胞。该

SRAM存储单元作为一个标准的快速静态RAM 。数据

在SRAM中被转移到非易失性细胞（对STORE

操作），或从非易失性细胞向SRAM （在

RECALL操作）。使用这种独特的架构，所有的细胞都

存储和调用并行。在STORE和RECALL

操作的SRAM读与写操作被禁止。该

CY14V104LA / CY14V104NA支持无限的读取和写入

类似于典型的SRAM 。此外，它提供了无限的RECALL

从非易失性细胞和多达百万STORE操作

操作。看

真值表SRAM操作第17页

用于读取和写入模式的完整描述。

在V

帽

引脚时，设备会尝试没有自动存储操作

足够的电荷来完成存储。这可能会损坏数据

存储的nvSRAM 。

图2

示出了存储电容器的正确连接

帽

）自动存储操作。请参阅

直流电气

第8页上的特点

对于V的大小

帽

。上的电压

在V

帽

引脚被驱动到V

通过在芯片上的调节器。上拉

应放在WE持有上电时它处于非活动状态。这

上拉是有效仅当WE信号是在三态

电。许多主控板三态上电的控制。这

应使用上拉时进行验证。当的nvSRAM

出来的电源接通召回时，MPU必须处于活动状态或在WE

保持无效，直到MPU脱离复位状态。

减少不必要的非易失性存储，自动存储和

五金店操作被忽略，除非至少有一个写

自从最近STORE操作已经发生或

RECALL周期。启动软件商店周期执行

不管写操作是否已经发生。该

HSB信号是由系统监控，如果一个自动存储到检测

周期正在进行中。

图2.自动存储模式

CCQ

SRAM读

该CY14V104LA / CY14V104NA执行一个读周期时

CE和OE是低电平， WE和HSB是HIGH 。地址

引脚指定的

0–18

OR A

0–17

确定哪一个524288的

数据字节或每16位262,144字被存取。字节

使（ BHE ， BLE）确定哪些字节使能到

输出，在16位字的情况。当通过开始的读取

的地址转换时，输出是有效吨的延迟之后

（读周期1）。如果读通过CE或OE ，输出启动

是在t有效

ACE

或者在t

美国能源部

，以较迟者为准（读周期2 ）。该

数据输出反复进行响应，以解决内的变化

无需转换任何控制访问时间

输入引脚。这仍然有效，直到另一个地址变更或

直到CE或OE变为高电平，否则我们还是HSB变为低电平。

0.1 uF的

10千欧

CCQ

0.1 uF的

帽

SRAM写

写周期完成时， CE和WE低， HSB

为HIGH 。地址输入必须在进入之前稳定

写周期，必须保持稳定，直到CE或WE变为高电平时

该循环的结束。对通用I数据输入/输出引脚DQ

0–15

被写入到存储器中，如果该数据是有效的吨

年底前

一个我们控制写入或CE年底前控制

写。字节使能输入（ BHE ， BLE）确定哪些字节

被写入，在16位字的情况。所以建议

OE保持高电平，在整个写周期，以避免数据总线

争上常见的I / O线。如果OE保持低电平，内部

电路关闭输出缓冲器吨

HZWE

当我们变低。

硬件存储操作

该CY14V104LA / CY14V104NA提供了HSB引脚来控制

并确认存储操作。使用HSB引脚来

请求五金店周期。当HSB引脚驱动

低，中CY14V104LA / CY14V104NA有条件启动

吨后STORE操作

延迟

。只有实际STORE周期

首先，如果在写的SRAM自上次已经发生

存储或调用周期。 HSB的销也作为一个开放

漏驱动器（内部100 k弱上拉电阻器），它是

内部驱动为低电平时，表示处于忙碌状态

保存（以任何方式发起）正在进行中。

记

每一个硬件和软件商店手术后

HSB被驱动为高电平的时间很短（叔

HHHD

）与标准输出

大电流，然后保持高由内部100 k拉

电阻器。

SRAM写操作正在进行中时， HSB驱动

低以任何方式给出时间（t

延迟

）前完成

启动存储操作。但是，任何的SRAM写

HSB要求后周期变低被禁止，直到HSB

返回高电平。的情况下的写锁存器未被设置， HSB不被驱动

LOW由CY14V104LA / CY14V104NA 。但是，任何SRAM读

和写周期被禁止，直到HSB返回HIGH由MPU

或其它外部源。

自动存储操作

该CY14V104LA / CY14V104NA将数据存储到所述的nvSRAM

使用以下三个存储操作之一：硬件

店由HSB激活;软件商店由一个激活地址

序列;自动存储在设备断电。该自动存储

操作QuantumTrap技术的一个独特的功能，是

默认情况下，在CY14V104LA / CY14V104NA启用。

在正常操作期间，该器件消耗的电流从V

充电连接至V的电容器

帽

引脚。此存储

充电所使用的芯片来执行单个STORE操作。

如果在V的电压

引脚低于V

开关

中，部分

自动断开V

帽

引脚从V

。商店

启动与由V提供的功率运行

帽

电容。

记

如果电容器没有连接到V

帽

针，自动存储

必须使用指定的软序列被禁用

预防

自动存储6页。

如果自动存储在没有电容器启用

文件编号： 001-53954修订版* F

第22页4

[+ ]反馈

CY14V104LA

CY14V104NA

在任何商店的操作，不管它是如何发起的，

该CY14V104LA / CY14V104NA继续驱动HSB销

低，释放它，只有当实体店完成。上

竣工

该

商店

操作时，

该

CY14V104LA / CY14V104NA仍然禁止，直到HSB引脚

返回高电平。离开HSB未连接，如果它不被使用。

4.阅读地址0x7C1F有效的读

5.读地址0x703F有效的读

6.读地址0x8FC0启动STORE周期

该软件程序的时钟可以与CE读取控制

或OE控制读取，与我们一直HIGH所有六个读

序列。该序列中的第六个地址输入后，

在STORE周期开始和芯片被禁用。 HSB是

驱动为低电平。之后的T

商店

周期时间满足， SRAM是

用于读取和写入操作再次启动。

硬件RECALL （上电）

在上电期间或之后的任何低功率条件

＆ LT ; V

开关

），一个内部调出请求被锁定。当

再次超过V的检测电压

开关

，召回

会自动启动，并采取吨

HRECALL

来完成。

在此期间，HSB被HSB驱动驱动至低电平。

软件RECALL

数据从非易失性存储器由一个传送到SRAM

软件地址序列。软件RECALL周期

与读取操作中类似的方式顺序启动

对软件商店开始。要启动RECALL周期，

汉英对照读操作按以下顺序必须是

进行。

1.阅读地址0x4E38有效的读

2.读地址0xB1C7有效的读

3.阅读地址0x83E0有效的读

4.阅读地址0x7C1F有效的读

5.读地址0x703F有效的读

6.读地址0x4C63启动RECALL周期

在内部，召回是一个两步的过程。首先， SRAM数据

被清除;然后，非易失性的信息传送到

SRAM单元。之后的T

召回

周期时， SRAM再次是

准备读取和写入操作。调用操作

不改变在非易失性元件的数据。

软件商店

数据从SRAM的一个传送到所述非易失性存储器

软件地址序列。该CY14V104LA / CY14V104NA

软件商店周期由执行顺序CE启动

从六个具体地址位置控制的读周期

确切顺序。在STORE周期以前的擦除

首先，进行非易失性数据，随后的一个节目

非易失性元件。之后启动了STORE周期，进一步

输入和输出被禁止，直到周期结束。

因为一个序列的读和写来自特定地址的使用

对于STORE开始，就没有其他的读或写是很重要的

存取介入的顺序，或者序列被中止

没有存储或调用发生。

要启动的软件商店周期，下面读

序列必须被执行。

1.阅读地址0x4E38有效的读

2.读地址0xB1C7有效的读

3.阅读地址0x83E0有效的读

表1.模式选择

BHE ， BLE

[5]

–A

[6]

0x4E38

0xB1C7

0x83E0

0x7C1F

0x703F

0x8B45

模式

未选择

读SRAM

写入SRAM

读SRAM

自动存储

关闭

I / O

输出高Z

输出数据

输入数据

输出数据

动力

待机

活跃

[7]

笔记

5. BHE和BLE适用于只× 16的配置。

6.虽然有关于CY14V104LA （在CY14V104NA 18条地址线） 19的地址线中，只有13个地址线（甲

–A

）被用于控制软件

模式。地址线的其余部分都不在乎。

7.六个连续的地址位置必须是在列出的顺序。我们必须为高电平期间所有六个周期，使非易失性周期。

文件编号： 001-53954修订版* F

第22页5

[+ ]反馈