【初步64千位（为8K × 8 ）串行（ I C ）的nvSRAM64千位（为8K × 8 ）串行（I】,IC型号CY14MB064J2A-SXI,CY14MB064J2A-SXI PDF资料,CY14MB064J2A-SXI经销商,ic,电子元器件-51电子网

初步

64千位（为8K × 8 ）串行（ I C ）的nvSRAM

64千位（为8K × 8 ）串行（I

C）的nvSRAM

CY14MB064J1A/CY14MB064J2A

CY14ME064J1A/CY14ME064J2A

特点

■

64千位的非易失性静态随机存取存储器（的nvSRAM ）

内部组织为为8K × 8

商店到QuantumTrap发起非易失性元素

在自动断电（自动存储）或使用我

命令（软件商店）

召回SRAM上电启动（上电

RECALL ），或通过我

C命令（软件RECALL ）

自动STORE上具有小电容的掉电

（除CY14MX064J1A ）

■

高可靠性

无限的读，写和召回周期

百万STORE周期来QuantumTrap

数据保存： 20年85

■

高速I 2 C接口

行业标准的100 kHz和400 kHz的速度

快速模式Plus ： 1 MHz的速度

高速： 3.4兆赫

零周期延迟读取和写入

■

写保护

硬件保护利用写保护（ WP ）引脚

1/4的软件块保护， 1/2 ，或整个阵列

■

I C访问特殊功能

非易失性存储/调用

8字节序列号

制造商ID和产品ID

睡眠模式

■

低功耗

1毫安在3.4 MHz运行的平均工作电流

120 μA的平均待机模式电流

8 μA睡眠模式电流

行业标准配置

工作电压：

CY14MB064J ： V

= 2.7 V至3.6 V

CY14ME064J ： V

= 4.5 V至5.5 V

工业温度

8引脚小外形集成电路（ SOIC）封装

有害物质限制（RoHS ）标准

概观

赛普拉斯CY14MX064J结合了64千位的nvSRAM

[1]

同

非易失性元件中的每个存储单元。内存

组织为8 K字的每个字节8位。嵌入式

非易失性元素纳入QuantumTrap技术，

创造了世界上最可靠的非易失性存储器。该

的SRAM提供了无限的读写周期，而

QuantumTrap细胞提供了高度可靠的非易失性存储

数据。数据需要从SRAM到非易失性元件

（ STORE操作）会自动发生在电源关闭

（除CY14MX064J1A ）。上电时，数据被恢复到

从非易失性存储器（ RECALL操作）的SRAM 。

在存储和调用操作也可以通过启动

通过我的用户

C命令。

CON组fi guration

特征

自动存储

软件商店

从地址引脚

CY14MX064J1A

是的

A2, A1, A0

CY14MX064J2A

是的

A2, A1

逻辑框图

编号

8x8

帽

制造商ID /

产品编号

内存控制寄存器

命令寄存器

睡觉

SDA

SCL

A2, A1, A0

功率控制

块

量子阱

8Kx8

SRAM

8Kx8

商店

召回

控制寄存器奴隶

从内存

内存

地址和数据

控制

我C控制逻辑

从机地址

解码器

记

1.串行（I

C）的nvSRAM被称为的nvSRAM整个数据表。

赛普拉斯半导体公司

文件编号： 001-70393修订版* E

198冠军苑

圣荷西

CA 95134-1709

408-943-2600

修订后的2012年8月3日

CY14MB064J1A/CY14MB064J2A

初步

CY14ME064J1A/CY14ME064J2A

引脚排列................................................. ............................... 3

引脚定义................................................ .................. 3

I2C接口................................................ ...................... 4

协议概述................................................ 4 .......

I2C协议 - 数据传输....................................... 4

数据有效性................................................ ................ 5

启动条件（ S） ............................................. ...... 5

停止条件（ P） ............................................. 5 ........

重复START （ SR） ............................................. 5 ....

字节格式................................................ ................. 5

应答/无应答................................. 5

高速模式（ HS模式） ...................................... 6

从器件的地址............................................... 6 ..

写保护（ WP ） ............................................. ..... 9

自动存储操作................................................ 9 ....

写操作................................................ ........... 9

读操作................................................ ......... 10

从内存访问............................................... 10

控制寄存器从............................................. 14

编号................................................ ................. 16

序列号写............................................... ... 16

序列号锁定............................................... .... 16

序列号读............................................... ... 16

设备ID ................................................ ......................... 17

执行命令使用命令寄存器....... 17

最大额定值................................................ ........... 18

经营范围................................................ ............. 18

直流电气特性........................................ 18

数据保留和耐力..................................... 19

热阻................................................ ........ 19

交流测试负载和波形..................................... 20

AC测试条件............................................... ......... 20

AC开关特性....................................... 21

开关波形................................................ .... 21

的nvSRAM产品规格................................................ 22

开关波形 - 的nvSRAM产品规格........ 22

软件控制的存储/调用周期.............. 23

开关波形 -

软件控制的存储/调用周期.............. 23

订购信息................................................ ...... 24

订购代码定义......................................... 24

包图................................................ .......... 25

与缩略语................................................. ....................... 26

文档约定................................................ 26

计量单位............................................... ........ 26

文档历史记录页............................................... .. 27

销售，解决方案和法律信息...................... 28

全球销售和设计支持....................... 28

产品................................................. ................... 28

的PSoC解决方案................................................ ......... 28

文件编号： 001-70393修订版* E

第28 2

CY14MB064J1A/CY14MB064J2A

初步

CY14ME064J1A/CY14ME064J2A

引脚

图1.引脚图 - 8引脚SOIC

帽

CY14MX064J1A

顶视图

不按比例

SCL

SDA

CY14MX064J2A

顶视图

不按比例

SCL

SDA

VSS

引脚德网络nitions

引脚名称

SCL

SDA

A2–A0

[2]

帽

I / O类型

输入

描述

时钟。

运行速度最高可达的F

SCL

输入/输出

I / O 。

数据通过I输入/输出

C接口。

输出：

为开漏，需要一个外部上拉电阻。

输入

写保护。

保护所有写操作的存储器中。该引脚内部拉低，因此可以

悬空如果没有连接。

从机地址。

定义从机地址，因为我

C.该引脚内部拉低，因此可以

悬空如果没有连接。

电源

自动存储电容。

供应电源的nvSRAM功率损耗，从存储数据中

SRAM到非易失性元件。如果不需要，自动存储，必须禁用，该管脚离开，因为没有

连接。它绝不可以连接到地。

无连接

无连接。

该管脚没有连接到模具上。

电源

地

电源

记

2. A0引脚不提供CY14MX064J2A 。

文件编号： 001-70393修订版* E

第28 3

CY14MB064J1A/CY14MB064J2A

初步

CY14ME064J1A/CY14ME064J2A

接口

C总线包括两行 - 串行时钟线（SCL）和串行

数据线（SDA）携带多个设备之间的信息

上车。我

C支持多主多从

配置。将数据从发送器到发送

接收机在SDA线，并与时钟SCL同步

由主机产生。

SCL和SDA线是开漏线，并拉起

到V

采用电阻。上拉电阻的选择

系统取决于总线电容和预期的速度

的操作。主机产生时钟和所有数据

I / O将同步于该时钟传输。该

达CY14MX064J支持在SCL线3.4 MHz的时钟速度。

协议概述

该设备仅支持7位寻址方案。该

主设备产生一个起始条件来启动

通信随后通过广播从选择字节。

从选择字节由奴隶的7位地址

该船长打算与和R / W位进行沟通

表示读或写操作。所选择的奴隶

对此作出响应的确认（ACK ）。奴隶后

被选择时，该通信的其余部分发生

主机和选择的从设备之间。另

在总线上的设备忽略SDA线上的信号，直到一个STOP

或者检测到重复启动条件。数据传送是

大师并通过选择从设备之间进行

在SDA管脚与由产生SCL时钟同步

高手。

位从机地址和第八位（R / W）表示读（ 1 ）或

写（ 0 ）操作。所有信号都在漏极开路传输

SDA线，并与SCL线上的时钟同步。每

数据字节的传输我

C总线是由公认

接收器通过保持SDA线为低电平在第九个时钟脉冲。

由主机进行写请求之后是所述存储器

地址和数据字节SDA线上。写操作可以

通过发送数据的多个字节的突发模式进行。该

接收后的内存地址自动递增

每个字节/传输上的第9个时钟周期的下降沿。

新地址被发送/接收之前，为了锁存

确认位。这使得下一个连续字节为

没有额外的寻址访问。在到达最后的

内存位置，地址回滚到0x0000和写入

继续。从机响应主机发送的每个字节

在一个ACK写操作。写序列可以

由主终止产生一个停止或重复

启动条件。

读请求是在当前地址位置进行

（地址旁边进行读或写访问的最后一个位置）。该

存储器从设备通过发送响应于读取请求

在当前的地址位置，对主站的数据。随机

地址读出，也可以通过首先发送一个写完成

请求与读取的目的地址。主机必须

最后一个地址字节和问题后，立即中止了写

一个重复启动或停止信号，以防止任何写

操作。下面的读操作开始，从该地址。

主站确认由收据数据的一个字节的

持SDA引脚为低电平第九个时钟脉冲。在读

可以通过主终止发送无应答

（NACK）信号的最后一个数据字节后的SDA线。该

无应答信号使CY14MX064J释放

SDA线和主就可以产生一个STOP或

重复启动条件，启动新的操作。

C协议 - 数据传输

在我的每个交易

C协议开始与主

产生总线上的起始条件，其次是七

采用串行（我图2.系统配置

C）的nvSRAM

VCC

PMIN

= (V

- V

最大值） /我

P最高

= t

/ (0.8473) * C

SDA

微控制器

SCL

VCC

SCL

SDA

SCL

SDA

SCL

SDA

CY14MX064J

文件编号： 001-70393修订版* E

第28 4

CY14MB064J1A/CY14MB064J2A

初步

CY14ME064J1A/CY14ME064J2A

数据有效性

SDA线上的数据必须在高电平期间保持稳定

时钟。数据线的状态才能改变时，

在SCL线路时钟为低电平的数据是有效的。有

只有两种情况下，SDA线可改变状态

与SCL线保持高电平，也就是起始和停止条件。

由主机产生START和STOP条件

到信号的通信序列的开始和结束

在我

C总线。

停止条件（ P）

从低到SDA线高电平转换而SCL为高电平

表示一个停止条件。此情况表示的端

正在进行的交易。

总是由产生起始和停止条件

高手。公交车被认为是开始忙碌之后，

条件。公交车被认为是STOP后重获自由

条件。

启动条件（ S）

前高后在SDA线为低电平转换而SCL为高电平

表示一个起始条件。在我的每一笔交易

开始

与主产生一个起始条件。

重复START （ SR）

如果产生一个停止的重复启动条件，而不是

条件的总线仍然是繁忙的。正在进行的交易

在我

线停止，等待公交车的师傅

发送通信重启奴隶ID 。

图3.启动和停止条件

满页宽

SDA

SCL

启动条件

停止条件

SCL

关于我图4.数据传输

C总线

手册，全页宽

SDA

最高位

承认

信号从

承认

信号接收器

SCL

确认

3-8

确认

STOP或

重复START

条件

启动或

重复START

条件

字节完整，

在从中断

时钟线保持为低电平

中断被响应

字节格式

在我每次操作

C语言中使用8位字完成的。的位数据被送到

在SDA线和每个字节MSB格式之后是

ACK信号由接收器。

的操作继续，直到将NACK被接收器发送或

停止或重复启动条件是由主机产生

SDA线必须保持稳定时，时钟（ SCL ）为高电平

除了启动或停止条件。

不确认收到的数据和操作

中止。

NACK可以通过主在读操作过程中产生的

如下例：

■

主人没有得到应有的噪音有效数据

主器件产生一个NACK中止读序列。

经过NACK由主，从动的nvSRAM发行版本

控制SDA引脚和主可以自由地产生

重复启动或停止条件。

应答/无应答

发送数据或地址，发送器中的一个字节的后

释放SDA线。接收器拉SDA线拉低到

确认所收到的字节。数据的每个字节

转印在我

C总线，需要使用一个ACK来回应

由接收器的信号，以继续操作。如果不这样做

被认为是一个NACK状态。 NACK的状态是接收器

NACK可以通过的nvSRAM从一个写过程中产生

操作如下情况：

■

的nvSRAM没有得到应有的噪音有效数据。

■

船长试图访问的写保护位置

的nvSRAM 。法师必须重新启动通信

产生一个停止条件或重复起始条件。

文件编号： 001-70393修订版* E

第28 5

64千位（为8K × 8 ）串行（ I C ）的nvSRAM

64千位（为8K × 8 ）串行（I

C）的nvSRAM

CY14MB064J1A/CY14MB064J2A

CY14ME064J1A/CY14ME064J2A

特点

■

64千位的非易失性静态随机存取存储器（的nvSRAM ）

内部组织为为8K × 8

商店到QuantumTrap发起非易失性元素

在自动断电（自动存储）或使用我

命令（软件商店）

召回SRAM上电启动（上电

RECALL ），或通过我

C命令（软件RECALL ）

自动STORE上具有小电容的掉电

（除CY14MX064J1A ）

■

高可靠性

无限的读，写和召回周期

百万STORE周期来QuantumTrap

数据保存： 20年85

[1]

■

高速I 2 C接口

行业标准的100 kHz和400 kHz的速度

快速模式Plus ： 1 MHz的速度

高速： 3.4兆赫

零周期延迟读取和写入

■

写保护

硬件保护利用写保护（ WP ）引脚

1/4的软件块保护， 1/2 ，或整个阵列

■

I C访问特殊功能

非易失性存储/调用

8字节序列号

制造商ID和产品ID

睡眠模式

■

低功耗

1毫安在3.4 MHz工作频率，平均工作电流

120 μA的平均待机模式电流

8 μA睡眠模式电流

行业标准配置

工作电压：

CY14MB064J ： V

= 2.7 V至3.6 V

CY14ME064J ： V

= 4.5 V至5.5 V

工业温度

8引脚小外形集成电路（ SOIC）封装

有害物质限制（RoHS ）标准

概观

赛普拉斯CY14MX064J结合了64千位的nvSRAM

[2]

同

非易失性元件中的每个存储单元。内存

组织为8 K字的每个字节8位。嵌入式

非易失性元素纳入QuantumTrap技术，

创造了世界上最可靠的非易失性存储器。该

的SRAM提供了无限的读写周期，而

QuantumTrap细胞提供了高度可靠的非易失性存储

数据。数据需要从SRAM到非易失性元件

（ STORE操作）会自动发生在电源关闭

（除CY14MX064J1A ）。上电时，数据被恢复到

从非易失性存储器（ RECALL操作）的SRAM 。

在存储和调用操作也可以通过启动

通过我的用户

C命令。

CON组fi guration

特征

自动存储

软件商店

从地址引脚

CY14MX064J1A

是的

A2, A1, A0

CY14MX064J2A

是的

A2, A1

逻辑框图

编号

8x8

帽

制造商ID /

产品编号

内存控制寄存器

命令寄存器

睡觉

SDA

SCL

A2, A1, A0

功率控制

块

量子阱

8Kx8

SRAM

8Kx8

商店

召回

控制寄存器奴隶

从内存

内存

地址和数据

控制

我C控制逻辑

从机地址

解码器

笔记

1.我

的nvSRAM是一个单一的解决方案，这是操作的所有四个高速模式下使用。其结果是，一些I / O参数比上稍有不同

它支持的操作只有一种模式芯片。请参阅

AN87209

了解更多详情。

2，串行（I

C）的nvSRAM被称为的nvSRAM整个数据表。

赛普拉斯半导体公司

文件编号： 001-70393修订版* I

198冠军苑

圣荷西

CA 95134-1709

408-943-2600

修订后的2013年5月3日

CY14MB064J1A/CY14MB064J2A

CY14ME064J1A/CY14ME064J2A

引脚排列................................................. ............................... 3

引脚定义................................................ .................. 3

I2C接口................................................ ...................... 4

协议概述................................................ 4 .......

I2C协议 - 数据传输....................................... 4

数据有效性................................................ ................ 5

启动条件（ S） ............................................. ...... 5

停止条件（ P） ............................................. 5 ........

重复START （ SR） ............................................. 5 ....

字节格式................................................ ................. 5

应答/无应答................................. 5

高速模式（ HS模式） ...................................... 6

从器件的地址............................................... 6 ..

写保护（ WP ） ............................................. ..... 9

自动存储操作................................................ 9 ....

写操作................................................ ........... 9

读操作................................................ ......... 10

从内存访问............................................... 10

控制寄存器从............................................. 14

编号................................................ ................. 16

序列号写............................................... ... 16

序列号锁定............................................... .... 16

序列号读............................................... ... 16

设备ID ................................................ ......................... 17

执行命令使用命令寄存器..... 17

最大额定值................................................ ........... 18

经营范围................................................ ............. 18

直流电气特性........................................ 18

数据保留和耐力..................................... 19

热阻................................................ ........ 19

交流测试负载和波形..................................... 20

AC测试条件............................................... ......... 20

AC开关特性....................................... 21

开关波形................................................ .... 21

的nvSRAM产品规格................................................ 22

开关波形................................................ .... 22

软件控制的存储/调用周期.............. 23

开关波形................................................ .... 23

订购信息................................................ ...... 24

订购代码定义......................................... 24

包图................................................ .......... 25

与缩略语................................................. ....................... 26

文档约定................................................ 26

计量单位............................................... ........ 26

文档历史记录页............................................... .. 27

销售，解决方案和法律信息...................... 28

全球销售和设计支持....................... 28

产品................................................. ................... 28

的PSoC解决方案................................................ ......... 28

文件编号： 001-70393修订版* I

第28 2

CY14MB064J1A/CY14MB064J2A

CY14ME064J1A/CY14ME064J2A

引脚

图1.采用8引脚SOIC引脚排列

帽

CY14MX064J1A

顶视图

不按比例

SCL

SDA

CY14MX064J2A

顶视图

不按比例

SCL

SDA

VSS

引脚德网络nitions

引脚名称

SCL

SDA

A2–A0

[3]

帽

I / O类型

输入

描述

时钟。

运行速度最高可达的F

SCL

输入/输出

I / O 。

数据通过I输入/输出

C接口。

输出：

为开漏，需要一个外部上拉电阻。

输入

写保护。

保护所有写操作的存储器中。该引脚内部拉低，因此可以

悬空如果没有连接。

从机地址。

定义从机地址，因为我

C.该引脚内部拉低，因此可以

悬空如果没有连接。

电源

自动存储电容。

供应电源的nvSRAM功率损耗，从存储数据中

SRAM到非易失性元件。如果不需要，自动存储，必须禁用，该管脚离开，因为没有

连接。它绝不可以连接到地。

无连接

无连接。

该管脚没有连接到模具上。

电源

地

电源

记

3. A0引脚不提供CY14MX064J2A 。

文件编号： 001-70393修订版* I

第28 3

CY14MB064J1A/CY14MB064J2A

CY14ME064J1A/CY14ME064J2A

接口

C总线包括两行 - 串行时钟线（SCL）和串行

数据线（SDA）携带多个设备之间的信息

上车。我

C支持多主多从

配置。将数据从发送器到发送

接收机在SDA线，并与时钟SCL同步

由主机产生。

SCL和SDA线是开漏线，并拉起

到V

采用电阻。上拉电阻的选择

系统取决于总线电容和预期的速度

的操作。主机产生时钟和所有数据

I / O将同步于该时钟传输。该

达CY14MX064J支持在SCL 3.4 MHz的时钟速度

线。

协议概述

该设备仅支持7位寻址方案。该

主设备产生一个起始条件来启动

通信随后通过广播从选择字节。

从选择字节由奴隶的7位地址

该船长打算与和R / W位进行沟通

表示读或写操作。所选择的奴隶

对此作出响应的确认（ACK ）。奴隶后

被选择时，该通信的其余部分发生

主机和选择的从设备之间。另

在总线上的设备忽略SDA线上的信号，直到

STOP或检测到重复启动条件。该数据是

主机和选择的从设备之间传输

通过SDA引脚产生的SCL时钟同步

由主。

或写（0）的操作。所有信号都在发送

漏极开路SDA线，并与SCL时钟同步

线。数据上的I发送的每个字节

C总线是

承认由接收器通过控股的SDA线为低电平

第九个时钟脉冲。由主写的请求

其次是存储器地址和数据字节SDA线。

写操作可以在突发模式发送多个执行

字节的数据。自动内存地址递增

接收后/转递第九的下降沿每个字节

时钟周期。新的地址被锁存之前，为了

发送/接收的确认位。这使得下一个

将没有额外的寻址访问的顺序字节。上

到达最后一个内存位置，地址回滚到

为0x0000并且写入操作继续。从机响应的每个字节

用ACK在写操作期间由主站发送的。写

序列可以由主产生STOP终止

或重复启动条件。

读请求是在当前地址位置进行

（地址旁边进行读或写访问的最后一个位置）。该

存储器从设备通过发送响应于读取请求

在当前的地址位置，对主站的数据。随机

地址读出，也可以通过首先发送一个写完成

请求与读取的目的地址。主机必须

最后一个地址字节和问题后，立即中止了写

一个重复启动或停止信号，以防止任何写

操作。下面的读操作开始，从该地址。

主站确认由收据数据的一个字节的

持SDA引脚为低电平第九个时钟脉冲。在读

可以通过主终止发送无应答

（NACK）信号的最后一个数据字节后的SDA线。该

无应答信号使CY14MX064J释放

SDA线和主就可以产生一个STOP或

重复启动条件，启动新的操作。

C协议 - 数据传输

在我的每个交易

C协议开始与主

产生总线上的起始条件，其次是

7位从机地址和第八位（R / W）表示读（ 1 ）

采用串行（我图2.系统配置

C）的nvSRAM

VCC

PMIN

= (V

- V

最大值） /我

P最高

= t

/ (0.8473) * C

SDA

微控制器

SCL

VCC

SCL

SDA

SCL

SDA

SCL

SDA

CY14MX064J

文件编号： 001-70393修订版* I

第28 4

CY14MB064J1A/CY14MB064J2A

CY14ME064J1A/CY14ME064J2A

数据有效性

SDA线上的数据必须在高电平期间保持稳定

时钟。数据线的状态才能改变时，

在SCL线路时钟为低电平的数据是有效的。有

只有两种情况下，SDA线可改变状态

与高举SCL线，也就是起始和停止条件。

由主机产生START和STOP条件

到信号的通信序列的开始和结束

在我

C总线。

停止条件（ P）

从低到SDA线高电平转换而SCL为高电平

表示一个停止条件。此情况表示的端

正在进行的交易。

总是由产生起始和停止条件

高手。公交车被认为是开始忙碌之后，

条件。公交车被认为是STOP后重获自由

条件。

启动条件（ S）

前高后在SDA线为低电平转换而SCL为高电平

表示一个起始条件。在我的每一笔交易

开始

与主产生一个起始条件。

重复START （ SR）

如果产生一个停止的重复启动条件，而不是

条件的总线仍然是繁忙的。正在进行的交易

在我

线停止，等待公交车的师傅

发送通信重启奴隶ID 。

图3.启动和停止条件

满页宽

SDA

SCL

启动条件

停止条件

SCL

关于我图4.数据传输

C总线

手册，全页宽

SDA

最高位

承认

信号从

承认

信号接收器

SCL

确认

3-8

确认

STOP或

重复START

条件

启动或

重复START

条件

字节完整，

在从中断

时钟线保持为低电平

中断被响应

字节格式

在我每次操作

C或者是使用8位字。的位数据被送到

在SDA线上MSB格式，每个字节之后

由接收器的ACK信号。

操作继续进行，直到将NACK被接收器发送或

停止或重复启动条件是由主机产生

SDA线必须保持稳定时，时钟（ SCL ）为高电平

除了启动或停止条件。

接收器不确认收到的数据和对

操作中止。

主机可以在读操作期间产生NACK

如下例：

■

主人没有得到应有的噪音有效数据

主器件产生一个NACK中止读序列。

经过NACK由主人，奴隶的nvSRAM发出

版本控制SDA引脚和师傅是免费的

产生重复启动或停止条件。

应答/无应答

发送数据或地址，发送器中的一个字节的后

释放SDA线。接收器拉SDA线拉低到

确认所收到的字节。数据的每个字节

转印在我

C总线，需要使用一个ACK来回应

由接收器的信号，以继续操作。如果不这样做

被认为是一个NACK状态。 NACK是的状态下的

该NVSRAM可从一个写操作期间产生NACK

操作在以下情况中：

■

的nvSRAM没有得到应有的噪音有效数据。

■

船长试图访问的写保护位置

的nvSRAM 。主控制器通过重新启动通信

产生一个停止条件或重复起始条件。

文件编号： 001-70393修订版* I

第28 5