CXK77V3211Q
-12/14
32768字由32位高速同步静态RAM
对于这款产品的供货情况，请联系销售办事处。
描述
该CXK77V3211Q是32K
×
32高性能
同步SRAM与一个2位的数据串计数器和
输出寄存器。所有同步输入通过
寄存器由一个正沿触发控制
单个时钟输入（CLK） 。同步输入
包括所有地址，所有的数据输入，芯片使能
（ CE ） ，另外两个芯片使，便于深度
扩展（ CE2 ， CE2 ） ，突发控制输入（ ADSC ，
ADSP ， ADV ） ，四个独立的字节写使能
（ BW1 ， BW2 ， BW3 ， BW4 ） ，一个字节写使能
（ BWE ）和全局写使能（ SGW） 。
异步输入包括输出使能
（ OE ）和断电控制（ ZZ ） 。两种模式
控制引脚（ LBO ， FT ）定义了四种不同的操作
模式：线性/交错突发序列和
流流通/流水线操作。
写周期可以是从一到四个字节宽
通过BW4和BWE或控制BW1
SGW 。输出寄存器被包含在芯片上和
由时钟控制的，它可以通过连接被激活
FT到高于高速流水线运算。
突发的操作可以与任一地址启动
状态处理器（ ADSP ）或地址状态
控制器（ ADSC ）输入引脚。随后爆
地址可以被内部产生的受控
通过提前爆销（ ADV ） 。突发订单
序列可以通过连接的LBO要被控制
高为交错突发顺序（的i486 /奔腾 ）或
通过连接LBO低线性突发顺序。
地址和写控制记录片上，以
简化写周期。这允许自定时
写周期。单个字节使能允许
单个字节写入。写经
使得可立即在写入的数据
继在读周期输出寄存器
写了OE的控制。
该CXK77V3211Q从+ 3.3V电源工作
电源和所有输入和输出都是LVTTL
兼容。该设备非常适合的i486和
奔腾系统和这些系统，
受益于非常宽的数据总线。
100引脚QFP （塑料）
结构
硅栅CMOS IC
特点
快速地址访问时间和高频率
手术
符号
-12
-14
流通
ACCESS
12ns
14ns
周期
60MHz
50MHz
管道
ACCESS
7ns
8ns
周期
75MHz
66MHz
5V容限输入，除了I / O引脚
一个FT引脚管线或流直通架构
一个LBO模式引脚为突发控制引脚
（ i486的/奔腾和线性突发序列）
+ 3.3V单
+10%
电源
– 5%
常见的数据输入和数据输出
所有输入和输出都是LVTTL兼容
四个单独的字节写使能，全球
写和字节写使能
三芯片使简单的深度扩张
一个周期输出禁止为流水线和
流得来速运行
内部输入寄存器用于地址，数据和
控制信号的
自定时写周期
写穿越能力
在额定接入30pF的高输出驱动能力
时间
一个ZZ引脚断电
100引线的QFP封装为高密度，高
运行速度
的i486 / Pentium是英特尔公司的商标。
索尼保留更改产品规格，恕不另行通知。本资料概不转让任何许可
任何专利或其他权利的任何暗示或其他方式。示出了应用电路，如果有的话，是示出典型的实施例
该装置的操作。索尼公司不承担因使用这些电路中的任何问题负责。
–1–
E95721-PS
CXK77V3211Q
引脚配置
ADSC
SGW
BW3
BWE
BW4
ADSP
BW2
BW1
V
DD
V
SS
OE
CE
ADV
CE2
CE2
CLK
100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81
NC
1
A6
A7
A8
A9
80 NC
79 DQ16
78 DQ15
77 V
DD
q
76 VSSQ
75 DQ14
74 DQ13
73 DQ12
72 DQ11
71 VSSQ
70 V
DD
q
69 DQ10
68 DQ9
67 VSS
66 NC
65
V
DD
64 ZZ
63 DQ8
62 DQ7
61 V
DD
q
60
59
58
VSSQ
DQ6
DQ5
57 DQ4
56 DQ3
55 VSSQ
54 V
DD
q
53 DQ2
52 DQ1
51 NC
DQ17 2
DQ18 3
V
DD
q
4
5 VSSQ
DQ19
DQ20
DQ21
DQ22
6
7
8
9
10 VSSQ
V
DD
q 11
DQ23 12
DQ24 13
FT 14
V
DD
15
NC 16
VSS 17
DQ25 18
DQ26 19
V
DD
q 20
21 VSSQ
DQ27 22
DQ28 23
DQ29 24
DQ30 25
26 VSSQ
V
DD
q 27
DQ31 28
DQ32 29
NC 30
31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50
A12
A10
A14
NC
NC
NC
V
DD
NC
A3
LBO
–3–
A11
A13
VSS
NC
NC
A5
A1
A4
A2
A0
CXK77V3211Q
引脚说明
符号
A0到A14
I / O
I
描述
同步地址输入：这些输入注册的，必须符合
建立和保持周围CLK的上升沿时间。
同步单个字节写入启用：这些低电平输入允许
单个字节写入，并必须满足建立和保持周围的时代
上升CLK的边缘。字节写使能为低表示写周期和高
对于一个读周期。 BW1控制DQ1到DQ8 。 BW2控制DQ9到DQ16 。 BW3
控制DQ17到DQ24 。 BW4控制DQ25到DQ32 。数据I / O ，如果是三态
任何的这四个输入是低电平。
时钟：这个信号锁存地址，数据，芯片启用，字节写使能和
在其上升沿突发控制输入。所有同步输入必须满足安装
并保持全天候的上升沿时间。
同步芯片使能：此低电平输入用于启动设备
和条件内部使用ADSP的。这个输入被采样，只有当一个新的
外部地址被加载。
同步芯片使能：此低电平输入用于启动设备。
只有当一个新的外部地址被装入这个输入进行采样。此输入可
用于存储器深度扩展。
同步芯片使能：此高电平输入用于启动设备。
只有当一个新的外部地址被装入这个输入进行采样。此输入可
用于存储器深度扩展。
输出使能：此低电平有效的异步输入使得数据的I / O输出
驱动程序。
同步地址前进：此低电平输入用于推进
内部突发计数器，控制突发的访问后，外部地址是
加载。该引脚上的高电平有效地就会产生等待状态（无
地址前进） 。该引脚必须为高电平时第一个时钟的上升沿后
如果一个写周期所需的ADSP周期开始（确保使用正确的
地址）。
同步地址状态的处理器：此低电平输入任何中断
持续的爆裂，造成新的外部地址被锁存。读取时
使用新的地址执行的，独立的字节写入的使能和
ADSC而是依靠CE2和CE2 。 ADSP被忽略，如果CE为高电平。动力
按下状态进入，如果CE2为低或CE2高。
同步地址状态控制器：此低电平输入任何中断
持续的爆裂，并导致新的外部地址被锁存。读或
使用新的地址，如果所有的芯片都能够积极进行写操作。电源 -
向下状态被输入，如果一个或多个芯片使处于非活动状态。
无连接：这些信号没有内部连接。
SRAM的数据I / O ：字节1 DQ1到DQ8 ;字节2是DQ9到DQ16 ;字节3 DQ17到
DQ24 ; 4个字节是DQ25到DQ32 。输入数据必须满足建立和保持时间
围绕CLK的上升沿。
字节写使能：此低电平输入使单个字节来写。
全局写：此低电平输入使能写所有字节。
流经：此低电平输入选择流过输出。
线性突发：此高电平输入选择交错突发序列。
ZZ ：这种积极的高投入使该器件在关断模式。
电源： + 3.3V
+10%
– 5%
接地：接地
隔离输出缓冲器电源： + 3.3V
+10%
– 5%
隔离输出缓冲地：GND
–4–
BW1 ， BW2 ，
BW3 ， BW4
I
CLK
I
CE
I
CE2
I
CE2
OE
I
I
ADV
I
ADSP
I
ADSC
NC
DQ1到DQ32
BWE
SGW
FT
LBO
ZZ
V
DD
V
SS
V
DD
q
V
SS
q
I
—
I / O
I
I
I
I
I
供应
供应
供应
供应
CXK77V3211Q
交错突发序列表
手术
A14至A2
第一次访问，锁存外部地址
第二次访问（先是一阵地址）
第三接入（第二突发地址）
第四接入（第三突发地址）
A14至A2
锁定A14至A2
锁定A14至A2
锁定A14至A2
地址一起使用
A1
A1
锁定A1
锁定A1
锁定A1
A0
A0
锁定A0
锁定A0
锁定A0
交错突发地址表
科幻RST地址
X...X00
X...X01
X...X10
X...X11
第二个地址
X...X01
X...X00
X...X11
X...X10
第三个地址
X...X10
X...X11
X...X00
X...X01
第四地址
X...X11
X...X10
X...X01
X...X00
线性突发地址表
科幻RST地址
X...X00
X...X01
X...X10
X...X11
第二个地址
X...X01
X...X10
X...X11
X...X00
第三个地址
X...X10
X...X11
X...X00
X...X01
第四地址
X...X11
X...X00
X...X01
X...X10
直通真值表
前一个周期
手术
最初的写周期，所有字节
地址= A（ N - 1 ） ，
数据= D （N - 1 ）
最初的写周期，所有字节
地址= A（ N - 1 ） ，
数据= D （N - 1 ）
最初的写周期，所有字节
地址= A（ N - 1 ） ，
数据= D （N - 1 ）
最初的写周期，一个字节
地址= A（ N - 1 ） ，
数据= D （N - 1 ）
BWS
所有L个
当前周期
手术
最初的读周期
寄存器A （N ） ，Q = D （N - 1 ）
没有新的周期
Q = D（ N - 1 ）
没有新的周期
Q =高阻
没有新的周期
Q = D（N - 1）为1字节
CE
L
BWS
H
OE
L
下一个周期
手术
读D（ N）
所有L个
H
H
L
来自无残留
前一个周期
来自无残留
前一个周期
来自无残留
前一个周期
所有L个
H
H
H
一架L
H
H
L
注）
前一个周期可能是爆裂或在非突发周期。
–5–
QQ：2880707522 复制
