CXD2093Q
数码梳状滤波器（ NTSC ）
描述
该CXD2093Q是自适应帧内字段3
行梳状滤波器用于NTSC系统，并且可以提供
高精度的Y / C分离与单个芯片。
特点
自适应场内三线梳状滤波器
对于NTSC
垂直增强剂
卧式光圈校正
8位A / D转换器（ 1路）
8位D / A转换器（ 2通道）
4 × PLL
同步端钳位
应用
Y / C分离的彩电和录像机
结构
硅栅CMOS ICStructure
绝对最大额定值
（ TA = 25 ° C，V
SS
= 0V)
电源电压
DV
DD
DAVD
ADVD
PLVD
CLVD
输入电压
V
I
输出电压V
O
储存温度
TSTG
V
SS
- 0.5 7.0
V
SS
- 0.5 7.0
V
SS
- 0.5 7.0
V
SS
- 0.5 7.0
V
SS
- 0.5 7.0
V
SS
- 0.5 V
DD
+ 0.5
V
SS
- 0.5 V
DD
+ 0.5
-55到+150
V
V
V
V
V
V
V
°C
48引脚QFP （塑料）
推荐工作条件
电源电压DV
DD
5.0 ± 0.25
DAVD
5.0 ± 0.25
ADVD
5.0 ± 0.25
PLVD
5.0 ± 0.25
CLVD
5.0 ± 0.25
模拟量输入
ADIN
1.75
工作温度
TOPR
-20至+70
V
V
V
V
V
VP-P
°C
索尼保留更改产品规格，恕不另行通知。本资料概不转让任何许可
任何专利或其他权利的任何暗示或其他方式。示出了应用电路，如果有的话，是示出典型的实施例
该装置的操作。索尼公司不承担因使用这些电路中的任何问题负责。
–1–
E99537-PS
CXD2093Q
引脚说明
针
号
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
18
17
19
20
21
22
23
24
25
26
27
符号
I / O
描述
内部钳位电路的电流输出。
使用内部钳位当连接到ADIN 。
离开这个引脚开路时，在不使用。
梳状滤波器的模拟输入（A / D转换器的输入） 。
参考电压下的A / D转换器（ 0.52V典型值） 。
A / D转换器的模拟地。
A / D转换器的模拟电源。 （ 5.0V ）
参考电压最高为A / D转换器（ 2.60V典型值） 。
模拟色度信号输出。
输出可通过该引脚与模拟之间连接一个电阻来获得
地面上。
D / A转换器的模拟电源。 （ 5.0V ）
模拟亮度信号输出。
输出可通过该引脚与模拟之间连接一个电阻来获得
地面上。
D / A转换器的模拟地。
D / A转换器相关的引脚。连接的电容器之间大约0.1μF
该引脚与模拟电源（ DAVD ） 。
设置Y和C通道的D / A转换器输出信号的满刻度值。
连接“ 16R ”的一个电阻器（ 16倍的输出电阻“R”的所述的D / A转换器） 。
D / A转换器相关的引脚。
经过约0.1μF的电容连接到模拟地（ DAVS ） 。
测试引脚。通常固定为“低” 。
数字电源。 （ 5.0V ）
数字地。
Y / C分离模式设置。
MOD2
L
H
H
MOD1
L
L
H
自适应处理模式
BPF分离模式
直通模式
CLPO
ADIN
RB
ADVS
ADVD
RT
ACO
DAVD
AYO
DAVS
VG
VRF
IRF
VB
TEST
DV
DD
DV
SS
MOD2
MOD1
VEH3
VEH2
VEH1
DV
SS
DV
SS
DV
SS
DV
SS
DV
DD
O
I
O
—
—
O
O
—
O
—
O
I
O
O
I
—
—
I
I
I
I
I
—
—
—
—
—
立式增强设置。
可在8个阶段，从VEH3 VEH2 VEH1设置： （最大） LLL （关） ，以HHH
数字地。
数字地。
数字地。
数字地。
数字电源。 （ 5.0V ）
–3–
CXD2093Q
针
号
28
29
30
31
32
33
34
35
36
37
符号
TEST
DV
SS
APCN
陷阱
TEST
TEST
DV
DD
TEST
DV
SS
鳍
I / O
I
—
I
I
I
I
—
I
—
I
测试引脚。通常固定为“低” 。
数字地。
描述
卧式光圈校正电路的设置。低：关，高：开。
陷波滤波器设置。低：关，高：开。
测试引脚。常开或固定到“低” 。
测试引脚。常开或固定到“低” 。
数字电源。 （ 5.0V ）
测试引脚。常开或固定到“低” 。
数字地。
时钟输入。投入使用内部PLL时突发锁定FSC （ 2fsc ） 。
输入时不使用内部PLL突发锁定为4fsc 。
PLL控制。
低：内部PLL不被使用。时钟（为4fsc ），它被输入到FIN是
内部提供。
高：内部PLL使用。 VCO的振荡输出为4fsc的时钟被提供
在内部。
选择时钟输入FIN 。低： FSC ，高： 2fsc 。
当输入为4fsc到FIN （当不使用内部PLL ） ，该引脚可设置
要么“低”或“高” 。
时钟（为4fsc ）输出。
时钟输入A / D转换器。通常连接到MCKO 。
PLL的相位比较器输出。悬空时不使用PLL 。
PLL模拟地。
VCO的控制电压输入。当不使用PLL连接到PLVS 。
PLL模拟电源。 （ 5.0V ）
钳D / A转换器的模拟电源。 （ 5.0V ）
钳位电路使能引脚。低：钳位，高：钳断。
钳D / A转换器的模拟地。
38
CKSL
I
39
40
41
42
43
44
45
46
47
48
PLSL
MCKO
ADCK
CPO
PLVS
VCV
PLVD
CLVD
CLPEN
CLVS
I
O
I
O
—
I
—
—
I
—
–4–
QQ：2880707522 复制
