CXD1961AQ
DVB -S前端IC （ QPSK解调+ FEC ）
初步
对于这款产品的供货情况，请联系销售办事处。
描述
该CXD1961AQ是单芯片的DVB兼容的
卫星广播前端IC，包括双
的A / D转换器对模拟基带I / Q输入，QPSK
解调器，维特比解码器的Reed-Solomon解码器
和能量扩散解扰器。它适合于
在DVB集成接收机解码器使用。
特点
双6位A / D转换器
QPSK解调器
多符号速率操作
奈奎斯特滚降滤波器（ α = 0.35 ）
时钟恢复电路
载波恢复电路
AGC控制（ PWM输出）
维特比解码器
约束长度7
截断长度144
QPSK解调器输出的误码率监测器
帧同步电路
卷积解交织器
里德 - 所罗门解码器（ 204,188 ）
维特比解码器输出的误码率监测器
能量扩散解扰器
CPU接口电路
I
2
C总线接口（ 5V输入功能）
包
QFP 100PIN
工作频率
20至30MSPS
耗电量
过程
750MW （ @ 3.3V 30MSPS典型值）
0.4μm的CMOS技术
绝对最大额定值
（ TA = 25℃ ， GND = 0V ）
电源
输入电压
输出电压
I / O电压
CPU I / F引脚
V
DD
V
IN
-0.5到+4.6
-0.5到V
DD
+ 0.5
V
V
V
V
V
°C
100引脚QFP （塑料）
V
OUT
-0.5到V
DD
+ 0.5
V
I / O
-0.5到V
DD
+ 0.5
Vcpuif -0.5到+5.5
-55到+150
保存温度Tstg
推荐运行条件
（大= 0 75 ℃， GND = 0V ）
电源
V
DD
3.15至3.45
V
输入高电平
V
IH
0.7
×
V
DD
到V
DD
+ 0.5 V
输入低电平
V
IL
0.3 0.2
×
V
DD
V
应用
DVB -S机顶盒（卫星）
索尼保留更改产品规格，恕不另行通知。本资料概不转让任何许可
任何专利或其他权利的任何暗示或其他方式。示出了应用电路，如果有的话，是示出典型的实施例
该装置的操作。索尼公司不承担因使用这些电路中的任何问题负责。
–1–
PE97854-PS
CXD1961AQ
OPOUT
VCOEN
OPOUT
OPXIN
AVS1
AVS2
AVS4
AVD4
FSYNC
VCOC
AVD1
QSYNC
框图
AVD0
RT0
RB1
q对于
IIN
RT1
AVD2
100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81
AVS0
RB0
1
2
模拟量I / O
2通道ADC
采样
时钟
VCO
PLL
80 V
DD
9
79 CR7
78 CR6
77 CR5
QPSK
解调器
76 CR4
75 V
SS
8
74 V
DD
8
73 CR3
72 CR2
71 CR1
军士
维特比解码器
70 CR0
69 CKV
68 AGCPWM
67 V
SS
7
66 V
DD
7
65 VCK
解交织器
64 VDT
V
DD
0 3
V
SS
0
TEST1
4
5
TEST2 6
TEST3 7
TEST4 8
NC 9
V
DD
1 10
V
SS
1 11
SDAT / SCL 12
SCLK 13
SEN / SDA 14
V
DD
2 15
V
SS
2 16
TCK 17
TMS 18
TEST6 19
TEST7 20
CK8OUT 21
RESET 22
TE 23
V
DD
3 24
V
SS
3 25
PKTCLK 26
BYTCLK 27
PKTERR 28
DATA0 29
DATA1 30
振荡器
V
SS
9
63席
62 XO
61 AVS3
60 AVD3
59 SDA
58 SCL
57 TEST22
56 TEST21
55 TEST20
54 V
SS
6
53 V
DD
6
52 TEST19
51 TEST18
里德 - 所罗门
解码器
CPU I / F
I
2
C总线
能量扩散
解码后的数据
& CLOCK
31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50
DATA4
TEST8
V
SS
5
TEST12
TEST11
TEST10
典型框图
LNB
AMP
SAW
I / Q
探测器
LPF
SONY
CXD1961AQ
LPF
VCO
PLL
479.5MHz
90°
参考
OSC
LPF
水晶
时钟
QPSK + FEC
数据
微控制器
–2–
TEST13
TEST14
TEST15
TEST16
TEST17
DATA3
DATA2
DATA5
DATA6
DATA7
TEST9
V
DD
4
V
DD
5
V
SS
4
CXD1961AQ
功能说明
（ 1 ） A / D转换器
该CXD1961AQ有双6位A / D转换器来量化模拟基带I / Q信号。采样率
是2倍于码元速率。输入范围由外部电阻来确定。见参考电路（1） 。
的DC偏移消除功能是通过设置的CPU I / F寄存器1E ，1F （十六进制）来设置。
（ 2 ）时钟恢复电路
该CXD1961AQ可在20至多个符号率30MSPS操作。最初的采样时钟
频率是由经由CPU I一24位控制字集合/ F用寄存器18 ，图19，图1A （十六进制） 。这个控制字被写入到
数字控制振荡器（NCO） 。内部时钟恢复环路馈送时钟误差数据的
以上士官提供的采样定时校正。符号率和控制字之间的关系
是;
（符号率） = 4
×
NCO [23：0 ]
×
Fcrystal ÷ 2
24
（赫兹）
其中， NCO [ 23 ： 0]是24位控制字和Fcrystal是晶体频率（Hz ） 。
时钟恢复环路系数和环路增益是由/ Fregister 0℃ （十六进制）设置相应的CPU我设置。
见参考电路（ 2）。所恢复的符号时钟可以在引脚69进行监测。
有三个内部子寄存器保存NCO控制字。通过设置预置数子
寄存器中，控制字对应于一定的符号率被设置到内部的NCO 。内容
子寄存器被断电删除或销22参见CPU的说明I / F寄存器0D （十六进制）复位。
（ 3）载波恢复电路
任何载波频率偏移，这仍然是在模拟基带I / Q输入由内部补偿
数字Costas环。捕捉范围为±卢比/ 8 （RS ：符号率） 。当进行载流子捕获，
QPSK锁标志QSYNC变高。 QSYNC是输出引脚82和CPU的I / F寄存器09 （十六进制） 。在QPSK
同步，载波偏移估计值是在CPU的I输出/ F用寄存器02 （十六进制），为AFC [7：0 ] 。该
频率偏移;
（载波偏移） =卢比
×
AFC [7：0 ] ÷ 512（赫兹）
其中AFC7是符号位，表示偏移的方向。
（ 4 ）奈奎斯特频率滚降滤波器
奈奎斯特滚降滤波器对每一个信道都嵌入。滚降因子为0.35 。
–3–
CXD1961AQ
（ 5 ）自动增益控制
通过比较所述解调后的I / Q幅度（我
2
+ Q
2
），并通过CPU我设置的参考电平/ f寄存器
21 （十六进制）时，AGC控制信号被产生作为PWM输出在引脚68 AGC的极性可以是
通过设置CPU I颠倒/ F用寄存器10 （十六进制） 。对于调谐器接口，请参阅参考电路（4） 。
（ 6 ） Viterbi译码器
凿孔解码和维特比解码是在解调的I和Q数据进行。刺破
率是可编程的1/2至7/8 。当进行刺破映射，维特比锁标志在CPU I / F
注册09 （十六进制）变为1 。在QPSK解调器输出误码计数，估计并输出到CPU的I / F
注册03 ， 04 （十六进制）为16位数据。
（7）帧同步和去交织器
通过检测MPEG2的同步字47 （十六进制） ，该数据包的同步实现，并且
卷积交织器，然后恢复原来的数据顺序。
（8）里德 - 索罗门解码器
在DVB系统中， 16个字节的奇偶校验被添加到188字节的数据，这样，最多8个错误字节是可校正由
里德 - 所罗门解码器。如果在一个数据包超过8错误字节时，不进行误差校正
和所述分组错误标志PKTERR （引脚28）进入分组中的高，以指示该分组是不是
纠正的。不可校正的数据包的第二个字节的最高有效位也成为1 。误码计数的
维特比译码器的输出估计和输出每包1280 （ = 204
×
8
×
1280位）， CPU的I / F寄存器06 ，
07 （十六进制） ，以16位的分辨率。
（ 9 ）能量扩散解扰器
能量扩散解扰由多项式X表示
15
+ X
14
+ 1。初始序列是装载
当倒置的MPEG同步字B8 （十六进制）被检测到。当MPEG同步字包括倒一个是
检测到的每204个字节，整个集成电路"FSYNC"的锁定标志变为高电平。 FSYNC是输出引脚83和
CPU I / F寄存器09 （十六进制） 。
–4–
CXD1961AQ
（ 10 ） CPU接口
该CXD1961AQ有我
2
C总线接口。串行时钟SCL为58引脚和输出串行数据SDA引脚是59 。
从地址为"1101 111" （ DChex ） 。
<write data>
在写入操作期间，第二个字节是输入作为开始位置的子地址。第三个字节再
构成将要写入的开始寄存器中的数据。连续的数据字节写入到连续的子
地址寄存器多达21 （十六进制） 。注意，寄存器子地址00 （十六进制）到0B （十六进制）的是只读的。
从机地址
1101 111
子地址
N（十六进制）
输入数据为
子地址
N（十六进制）
输入数据为
子地址
N + 1个（十六进制）
确认
确认
确认
确认
STA
STP
STP
0
···
STA ：启动条件
STP ：停止条件
ACK ：确认
XACK ：不承认
<Read Operation>
在读操作之前，启动的子地址寄存器可以读出是通过使用写操作输入，并
终止一个停止条件。读取操作，然后开始用它的起始的数据的第二个字节
注册。的连续的子地址寄存器中的数据被依次读出之后的第二个字节。所有
寄存器可以读出。
从机地址
1101 111
子地址
N（十六进制）
确认
确认
STA
STP
输出数据
子地址
N + 1个（十六进制）
0
从机地址
1101 111
1
输出数据
子地址
N（十六进制）
···
SCL和SDA有5V的输入能力。
–5–
XACK
确认
确认
确认
STA
QQ：2881677436 复制
