【CXD1812Q/RATAPI I / F的CD-ROM解码器对于这款产品的供货情况，请联系销售办事】,IC型号CXD1812R,CXD1812R PDF资料,CXD1812R经销商,ic,电子元器件-51电子网

CXD1812Q/R

ATAPI I / F的CD-ROM解码器

对于这款产品的供货情况，请联系销售办事处。

描述

该CXD1812Q / R是一个CD -ROM解码器LSI与

一个内置的ATAPI I / F 。

特点

兼容的CD-ROM ，CD- I和CD-ROM XA

格式

实时纠错

自动多块传输功能

可读子码Q数据以字节从子

中央处理器

能够将多达两倍的速度

回放和模式2时33.8688 MHz时钟

用于

转让模式3是可能的，当解码器

OFF （传输速度取决于回放

速度和时钟频率）。

支持PIO /单字DMA /多字DMA

数据传输模式

IORDY提供支持

自动接收包的命令

绝对最大额定值

（ TA = 25°C ）

电源电压

V

DD

-0.5到+7.0

输入电压

V

I

-0.5到V

DD

+0.5

输出电压

V

O

-0.5到V

DD

+0.5

工作温度

TOPR

-20至+75

储存温度

TSTG

-55到+150

推荐工作条件

电源电压

V

DD

4.5 5.5 （ +5.0 TYP。）

工作温度

TOPR

-20至+75

CXD1812Q

100引脚QFP （塑料）

CXD1812R

100引脚LQFP （塑胶）

V

°C

V

°C

应用

CD-ROM驱动

结构

硅栅CMOS IC

索尼保留更改产品规格，恕不另行通知。本资料概不转让任何许可

任何专利或其他权利的任何暗示或其他方式。示出了应用电路，如果有的话，是示出典型的实施例

该装置的操作。索尼公司不承担因使用这些电路中的任何问题负责。

–1–

E95233-ST

框图-1 CXD1812Q （ QFP ）

V

DD

XRAS

XCAS

MA0 9

XMWR

MDB0 7

XRST

95

26 ，27， 30至33 ， 35至38

39 41

42 43至46， 48至51

3, 28, 53, 78

DMA FIFO

地址GEN

ATAPI注册

DMA

SEQUENCER

GND

4

15

22

29

34

40

47

54

65

73

79

84

90

优先

分解器

12字节的数据包FIFO

69

以HDB0到F

72

74

to

77

80

to

83

85

to

88

C2PO 100

解密器

55 HCS0 ， 1

56

BCLK 1

同步控制

57

58 HA 0到2

60

66 XHRD

67 XHWR

主机I / F

子码S / P

63 XHAC

68 HDRQ

62提示

61 XS16

64 REDY

时钟发生器

subCPU I / F

52 DASP

59

XPDI

89科技人力资源

91

92

94

93

17日至21日， 23日至25

7

9

8

6

10至14，16

XCS

XRD

XTL2

XTL1

HCLK

MCLK

XWR

XINT

D0 7

A0 5

–2–

主要数据

错误CORECTION

MDAT 2

LRCK 5

CD DSP

I / F

EXCK 96

sbin目录97

SCOR 98

WFCK 99

CXD1812Q/R

框图-2 CXD1812R （ LQFP ）

XRAS

XCAS

V

DD

MA0 9

XMWR

MDB0 7

XRST

93

24，25， 28至31，33至36

37

39

1, 26, 51, 76

40 41至44 46至49

DMA FIFO

地址GEN

ATAPI注册

DMA

SEQUENCER

GND

2

13

20

27

32

38

45

52

63

71

77

82

88

优先

分解器

12字节的数据包FIFO

67

以HDB0到F

70

72

to

75

78

to

81

83

to

86

C2PO 98

解密器

53 HCS0 ， 1

54

55

56 HA 0到2

58

64 XHRD

65 XHWR

主机I / F

61 XHAC

66 HDRQ

BCLK 99

同步控制

XCS

XRD

XTL2

XTL1

HCLK

MCLK

D0 7

XWR

XINT

A0 5

–3–

主要数据

错误CORECTION

子码S / P

时钟发生器

subCPU I / F

89

90

92

91

15至19 ，21至23

5

7

6

4

8至12，14

MDAT 100

LRCK 3

CD DSP

I / F

EXCK 94

sbin目录95

SCOR 96

WFCK 97

60提示

59 XS16

62 REDY

50 DASP

57 XPDI

87科技人力资源

CXD1812Q/R

CXD1812Q/R

引脚说明

PIN号

QFP LQFP

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

32

33

34

35

36

99

100

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

32

33

34

符号

BCLK

MDAT

V

DD

GND

LRCK

XINT

XCS

XWR

XRD

A5

A4

A3

A2

A1

GND

A0

D7

D6

D5

D4

D3

GND

D2

D1

D0

MA0

MA1

V

DD

GND

MA2

MA3

MA4

MA5

GND

MA6

MA7

I / O

I

—

I

O

I

—

I

I / O

—

I / O

O

—

O

—

O

从光盘DSP的比特时钟信号

从CD DSP的数据信号

电源

地

从CD DSP LR时钟信号

中断请求信号给CPU

芯片的选择CPU负逻辑信号

频闪负逻辑信号从CPU写入数据

频闪负逻辑信号从CPU读取数据

CPU地址（MSB）

CPU地址

地

CPU地址（ LSB ）

CPU数据总线（MSB）

CPU数据总线

地

CPU数据总线

CPU数据总线（ LSB）的

DRAM地址（ LSB ）

DRAM地址

电源

地

DRAM地址

地

DRAM地址

–4–

描述

CXD1812Q/R

PIN号

QFP LQFP

37

38

39

40

41

42

43

44

45

46

47

48

49

50

51

52

53

54

55

56

57

58

59

60

61

62

63

64

65

66

67

68

69

70

71

72

35

36

37

38

39

40

41

42

43

44

45

46

47

48

49

50

51

52

53

54

55

56

57

58

59

60

61

62

63

64

65

66

67

68

69

70

符号

MA8

MA9

XRAS

GND

XCAS

XMWR

MDB0

MDB1

MDB2

MDB3

GND

MDB4

MDB5

MDB6

MDB7

DASP

V

DD

GND

HCS1

HCS0

HA2

HA0

XPDI

HA1

XS16

提示

XHAC

REDY

GND

XHRD

XHWR

HDRQ

HDBF

HDB0

HDBE

HDB1

I / O

O

—

O

I / O

—

I / O

—

I

I / O

I

O

I

O

—

I

O

I / O

DRAM地址

DRAM的地址（MSB）

描述

DRAM的行地址选通信负逻辑信号

地

DRAM的列地址选通信负逻辑信号

DRAM的写使能负逻辑信号

DRAM数据总线（ LSB ）

DRAM数据总线

地

DRAM数据总线

DRAM数据总线（MSB）

驱动有源/从目前负逻辑信号;开漏输出

电源

地

芯片选择从主负逻辑信号

主机地址（MSB）

主机地址（ LSB ）

通过诊断负逻辑信号;开漏输出

主机地址

16位I / O端口选择负逻辑信号;开漏输出

中断请求正逻辑信号到主机

DMA应答来自主机的负逻辑信号

I / O通道就绪正逻辑信号;开漏输出

地

频闪负逻辑信号从主机读取数据

频闪负逻辑信号从主机写入数据

DMA请求正逻辑信号到主机

主机数据总线（ MSB ）

主机数据总线（ LSB ）

主机数据总线

–5–