CW001007 ARM7TDMI
微处理器内核
数据表
LSI逻辑CW001007核心就是高级的实现
RISC机器的ARM7TDMI 32位RISC微处理器开发
高级RISC机。该CW1007满足的要求
LSI逻辑CoreWare
方法和使用LSI逻辑的实现
G11 0.25微米制程技术。在G11 -P 2.5 V内核支持
速度高达80 MHz的。在G11 -V 1.8 V核心支持最高达
55兆赫（在最坏情况下的商业条件），并消耗更少
不是每兆赫1毫瓦。核心区是刚下2.5毫米
2
。凭借其高
高性能，低功耗的要求，而且体积小，在ARM7TDMI
核心是理想的各种各样的嵌入式应用。
图1
核心框图
扫描链2
RANGEOUT0
RANGEOUT1
EXTERN1
EXTERN0
nOPC
NRW
MAS [1：0 ]
nTRANS
nMREQ
A[31:0]
D[31:0]
DIN〔 31：0]
DOUT [31：0 ]
总线分配器
所有
其他
信号的
破冰船
扫描链0
CORE
扫描链1
TAP控制器
TCK ，TMS nTRST信号， TDI ，TDO TAPSM [3：0 ] IR [ 3：0] SCREG [3 ：0]的
1999年11月
版权所有 1998年， 1999年，由LSI Logic公司。版权所有。
1
该CW001007核心采用知名的创新型架构战略
as
拇指，
可以执行32位和16位指令来
支持高容量的应用程序的内存限制，
应用代码密度的问题。因为，它采用两个
ARM
和Thumb指令集，它允许一个广泛的选择
开发工具和第三方的RTOS （实时操作系统）的
创建和ARM和众多第三方厂商的支持。看
“拇指建筑， ”第7页了解更多信息。
ARM结构是基于精简指令集计算机上
（ RISC ）的原则，这样的指令集和相关的译码机制
比复杂指令的简单多了
集计算机（ CISC） 。这种简单性导致了很高的指令
吞吐量，从小令人印象深刻的实时中断响应和
具有成本效益的芯片。
ARM的存储器接口被设计为允许所述性能
而不会产生高的成本在存储器中，以实现潜在
系统。速度关键控制信号是流水线利用快速
通过业界标准的动态RAM提供本地接入方式。
2
CW001007 ARM7TDMI微处理器内核
功能和贝内连接TS
LSI Logic的0.25微米G11
技术
G11 - P的首选高性能
应用程序或G11 -V低功耗应用
获得全CoreWare库
高密度和小的芯片尺寸增大
区提供集成的其他逻辑
简化的进程迁移
简化的CPU定制
完整，准确的时序模型
与从广泛份兼容性
其他厂商
支持ARM的现有阵列
开发工具和实时操作系统
简化网络连接的ES系统的开发
设施设计重用和定制
降低系统内存需求
非常高的故障覆盖率为制造测试
理想的深度嵌入的ASIC
RTL设计方法
ARM 32位RISC执行
发动机可提供高达80 MHz的
丰富的外设集
设计了AMBA标准
内置的代码解压缩
（拇指）
包括全扫描测试结构
包括ARM破冰船
调试器
描述
图1
示出了CW001007核心的框图。该CW001007
核心由四大块：破冰船， TAP （测试访问端口）
控制器，总线的分光器，以及微处理器（图中更详细地
图2）。
破冰船模块提供了集成的调试支持
内部核心模块。它由两个实时监视点单元，一
控制寄存器和状态寄存器。
CW001007 ARM7TDMI微处理器内核
3
QQ：2880707522 复制
