CT2561
总线控制器，远程终端和总线监控器
用于MIL -STD- 1553B
特点
I
I
I
I
I
I
I
I
I
I
I
I
第二个来源兼容的BUS- 65610
16MHz的CT2565更换
RTU实现所有的双冗余模式下的代码
选择模式的代码非法化提供
16位微处理器兼容
BC检查状态字的正确地址，并设置标志
RTU模式的非法外码可选
16位μProcessor兼容性
DMA握手的子系统信息传输
连续在线，并启动内置试验
MIL -PRF- 38534标准可用电路
包装 - 金属密封
78引脚， 2.1" X 1.87" X 0.25"插件式封装
82引脚， 2.2" X 1.61" X 0.18"扁平封装
电路科技
www.aeroflex.com
A E
RO
F
LE
X
LA
C
ISO
9001
E
RT
I
F
I
E
D
B
S
I
NC
.
概述
该CT2561是一个16 MHz的单芯片双冗余MIL -STD -1553总线控制器（ BC） ，远程
终端单元（ RTU ）和总线监视器（ MT ） 。封装在一个混合插件或扁平封装，所述CT2561
执行所需的所有接口MIL -STD -1553双冗余串行数据总线等功能
作为ACT4487和子系统并行三态数据总线。
使用单个Aeroflex的定制单片ASIC设计， CT2561功能引脚对引脚及
官能CT2565兼容性，用户启动自检，和低功耗。
与大多数微处理器的CT2561提供了16位三态并行数据总线
而使用直接内存访问（ DMA型）握手的子系统传输。所有的消息
传送时序，DMA和控制线内部提供，从而减少了子系统
开销消息传输有关。
该CT2561实现所有双冗余MIL -STD -1553模式下的代码。此外，任何模式
代码可以（可选地），可以通过使用一个外部PROM的合法化。完整的错误检测
通过CT2561为BC和RTU的操作提供的。错误检测包括：响应超时，
消息间的差距，同步，奇偶，曼彻斯特，单词数和比特数。
该CT2561完全符合MIL -STD- 1553 ，可筛选出符合
MIL - STD-883标准的要求，工作在-55°C的整个军用温度范围
+125°C.
eroflex电路牛逼
童占梅
- 数据总线模块，用于未来 SCDCT2561 REV A 99年8月16日
状态输入
艾法斯电路技术
RTADDR
DBACCEPT
SSFLAG
SERREQ
SSERR
SSBUSY
模式代码控制
CH一
控制
远程
终奌站
逻辑
TXINH一
TXDATA一
TXDATA一
RXDATA一
RXDATA一
CH一
ENCODE /
解码
WC0-WC4
T / R
LMC
ILLCMD
I / O0 - I / O16
数据
缓冲器
数据总线
BUFENA
读/写
EN
2
CH B
控制
控制总线
公共汽车
调节器
逻辑
I / O总线
I / O逻辑
缓冲器
奇偶
检查
TXINH
TXDATA
TXDATA
RXDATA
RXDATA
B
B
B
B
B
CH B
ENCODE /
解码
RTADDR
RTADR0
RTADR1
RTADR2
RTADR3
RTADR4
RTADRP
RTADDR
BUSREQ
BUSGRNT
BUSACK
TIMEOUT
索姆
EOM
INCMD
CS
OE
WR
TESTIN
TESTOUT
RT / BC
MT
BCSTART
CHA / CHB
LOOPERR
MSGERR
STATERR
LWORD
HSFAIL
STATEN
BITEN
NBGRNT
ADRINC
NODT
BSCTRCV
16MHz
SCDCT2561 REV A 99年8月16日纽约州Plainview的（ 516 ） 694-6700
图1 - CT2561框图
表1A - 引脚功能表（ 78针插入式）
针＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
符号
RT / BC
MT
STATEN
TIMEOUT
HSFAIL
DBACCEPT
SSFLAG
SVCREQ
INCMD
SSER
TESTOUT
WC1
WC3
TXINH B
T / R
CHA / CHB
CS
OE
BUSREQ
+5V
DB0(LSB)
DB2
DB4
DB6
DB8
DB10
DB12
DB14
I / O
I
I
O
O
O
I
I
I
O
I
-
O
O
O
O
O
O
O
O
I
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
描述
模式选择输入 - 逻辑"1"用于RT模式下，逻辑“0”为BC模式。
监控模式使能。当设备正在运行的BC，逻辑“ 0 ”将选择
监控模式。
表示状态字RT模式下的输出信号正在传送的
内部总线。
表示没有响应超时已在BC和RTU （RT到RT发生
转移） 。
输出RT模式下，指示DMA传输并没有出现在时间允许
在1553总线正常操作。
输入信号用于设置在状态寄存器DBACCEPT位用于响应于一个有效
在1553总线模式命令。
输入，其控制在状态寄存器中的SSFLAG位。
输入控制的状态字中的服务请求位。
表示对RT输出信号是当前在消息传送序列。
输入，其控制在状态寄存器中的子系统的错误位。
工厂测试点。不要连接。
WC位1 - 命令字的锁存输出。
WC位3 - 命令字的锁存输出。
发射器禁止输出通道B.
输出指示RT模式下的电流命令字的T / R位。
输出指示当前选择的通道（ 0 =通道A） 。
片选输出子系统的存储控制。
输出使能输出子系统的存储控制。
输出信号用于启动传输到/从子系统。
+5伏直流输入。
最显著位 - 16位并行数据总线。
位数据总线的2 。
位数据总线的4 。
位数据总线的6 。
位数据总线的8 。
10位数据总线。
位数据总线为12 。
位数据总线的14 。
艾法斯电路技术
3
SCDCT2561 REV A 99年8月16日纽约州Plainview的（ 516 ） 694-6700
表1A - 引脚功能表（ 78针插入式） （待续）
针＃
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
符号
LWORD
MSGERR
TXDATA一
RXDATA一
RTADP
RTAD1
RTAD3
RESET
TXDATA B
RXDATA B
16MHz
地
BCSTART
NBGRNT
BITEN
WR
BUSGRNT
LOOPERR
SSBUSY
ILLCMD
ADRINC
机壳
WC0
WC2
WC4
TXINH一
LMC
TESTIN
I / O
-
O
O
I
I
I
I
I
O
I
I
-
I
O
O
O
I
O
I
I
O
-
O
O
O
O
O
-
描述
在BC模式硬道理输出指示当前的最后一个数据字
消息传送已转移并行总线上。
这表明当前的消息过程中出现错误的输出信号
序列。
双极性串行数据输出总线收发器的正输入端。
从总线收发器的负输出双极型串行输入。
奇偶校验位输入RT地址。
位1 RT地址输入。
位RT地址输入3 。
系统复位输入 - 复位所有的输入模块。
双极性串行数据输出到负输入总线收发器。
从总线收发器的正输出双极串行数据输入。
16MHz的TTL时钟输入。
信号地。
周期的使能输入逻辑"0"发起总线控制器信息传输操作。
从RT新的总线授权输出指示消息传输的开始
序列。
内置测试使输出指示RT被转移BLT字内部16位
总线。
写使能输出子系统内存的控制权。
响应总线请求输入到DTREQ 。允许BC / RT将数据传送到
子系统。
循环错误输出。逻辑"0"表示环回传输数据的故障。
子系统忙碌输入RT状态字。
非法命令输入到室温，用来阻止RT响应非法命令。
增量输出脉冲。在完成每个字传输变为低电平
到/从子系统。可以增加外部地址计数器。
从信号接地机架接地电隔离
LSB电流指令字数领域。
位字计数字段2 。
位字计数字段4 。
发射器禁止输出信号通道A.
锁存模式命令。逻辑"1"表示当前字命令模式
码字， WC0 - WC4 。
工厂测试点。不要连接。
艾法斯电路技术
4
SCDCT2561 REV A 99年8月16日纽约州Plainview的（ 516 ） 694-6700
表1A - 引脚功能表（ 78针插入式） （待续）
针＃
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
符号
EOM
BUFENA
BUSACK
DB1
DB3
DB5
DB7
DB9
DB11
DB13
DB15(MSB)
STATERR
TXDATA一
RXDATA一
NODT
RTAD0
RTAD2
RTAD4
BCSTRCV
TXDATA B
RXDATA B
索姆
I / O
O
I
O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
O
O
I
O
I
I
I
O
O
I
O
描述
结束消息的输出。当BC / RT消息完成逻辑"0"发生。
缓存使能输入，可驱动为低电平STATEN或子系统BITEN
必读位或状态字。使内部16位总线上总线子系统。
总线应答输出。在DMA的握手低电平，响应于
BUSGRNT 。
第1位的16位并行总线。
位的16位并行总线3 。
位的16位并行总线5 。
第7位的16位的并行总线。
位的16位并行总线9 。
位的16位并行总线11 。
位的16位并行总线13 。
位的16位并行总线15 。
公元前输出指示设置一个或多个比特或地址不匹配于所接收到的
状态字。
双极性串行数据输出总线收发器的负输入端。
从总线收发器的正输出双极串行数据输入。
没有数据输入。逻辑"0"表示1553总线处于空闲状态;高意味着前面的设备
端是活动的。
LSB的5位RT地址。
RT位地址的2 。
RT位地址4 。
广播接收。逻辑"0"表示当前命令是一个广播
命令。
双极性输出的串行总线收发器的正输入端。
从总线收发器的负输出双极型串行输入。
启动消息的输出表明RT / BC邮件传输的开始
序列。
艾法斯电路技术
5
SCDCT2561 REV A 99年8月16日纽约州Plainview的（ 516 ） 694-6700
QQ：2881677436 复制
