【TM82C85静态CMOS时钟控制器/发电机描述Intersil的82C85静态CMOS时钟控制器/】,IC型号CS82C85,CS82C85 PDF资料,CS82C85经销商,ic,电子元器件-51电子网

82C85

静态CMOS时钟控制器/发电机

描述

Intersil的82C85静态CMOS时钟控制器/发生器

器提供的静态CMOS系统能操作完全控制

阿婷模式，并支持全速，速度慢，停钟和

停止振荡器操作。而与直接兼容

Intersil的80C86和80C88的16位静态CMOS Microproces-

感器的家庭中， 82C85也可用于一般的系统

时钟控制。

对于静态系统的设计中，提供分开的信号

在82C85为停止（ S0，S1， S2 /停止），并启动

（开始）控制的晶体振荡器和系统时钟。

一根控制线（ SLO / FST ）决定82C85快

（晶体/ EFI频率除以3 ）或慢（水晶/ EFI

频率除以768 ）模式操作。自动

最大模式80C86和80C88软件HALT

在82C85指令译码逻辑，使软件 -

基于时钟控制。重新启动逻辑保证了有效的时钟开始 -

和系统时钟完全同步。

在82C85采用制造Intersil的先进

缩放佐治四CMOS工艺。除了时钟控制

电路，将82C85还包含控制晶体

振荡器（高达25MHz ），时钟产生逻辑，完整的

“就绪” ，并同步复位逻辑。这允许

设计师量身定制的系统电源性能产品

提供最佳的性能，在低功率电平。

1997年3月

特点

生成系统时钟的CMOS或NMOS

微处理器和外设

完整的控制系统操作非常

低压系统电源

- 停止振荡器

- 低频

- 停止时钟

- 全速运行

DC至25MHz的操作（ DC至8MHz系统时钟）

生成50 ％和33 ％占空比的时钟

（同步）

使用并行模式晶振电路或外部

频率源

TTL兼容输入/输出

24引脚超薄双列直插式或28垫广场LCC

封装选项

单5V电源

工作温度范围

- C82C85 . . . . . . . . . . . . . . . . . . . . . . . . . . 0

C至+70

- I82C85 。。。。。。。。。。。。。。。。。。。。。。。。。 -40

C至+ 85

- M82C85 。。。。。。。。。。。。。。。。。。。。。。。 -55

C至+ 125

订购信息

产品型号

CS82C85

IS82C85

CD82C85

ID82C85

MD82C85/B

MR82C85/B

28垫CLCC

24 Ld的CERDIP

包

28 Ld的PLCC

TEMP 。 RANGE

C至+70

-40

C至+ 85

C至+70

-40

C至+ 85

-55

C至+ 125

-55

C至+ 125

PKG 。号

N28.45

F24.3

J28.A

引脚配置

24引脚CERDIP

顶视图

CSYNC

PCLK

AEN1

RDY1

准备

RDY2

AEN2

CLK

GND

CLK50

开始

SLO / FST

ASYNC

EFI

F / C

OSC

水库

RESET

S2/STOP

28引脚PLCC ， CLCC

顶视图

AEN1

PCLK

CSYNC

ASYNC

EFI

F / C

OSC

水库

RESET

12 13 14 15 16 17 18

1 28 27 26

RDY1

准备

RDY2

AEN2

CLK

GND

CLK50

开始

SLO / FST

注意：这些器件对静电放电敏感;遵循正确的IC处理程序。

1-888- INTERSIL或321-724-7143

Intersil公司（和设计）是Intersil公司美洲的商标。

S2/STOP

FN2976.1

297

82C85

引脚说明

符号

DIP PIN

数

TYPE

描述

晶体连接： X1和X2是晶体振荡器连接。晶振的频率

必须是3倍的最大所需处理器的时钟频率。 X 1是振荡电路的输入

和X2是振荡器电路的输出。如果不使用该晶体的输入， X 1必须连接到V

或GND ，和X2应由开放。

外部频率IN：当F / C为高电平时， CLK从EFI输入信号产生。这

输入信号应该是一个方波， 3倍的最大期望CLK的频率

输出频率。如果晶体的输入不被使用。十一必须连接到V

或GND ，和X2应该

悬空。

频率/ CRYSTAL选择： F / C或者选择晶振或EFI输入作为

主频率源。当F / C为低时， 82C85时钟由晶体振荡器产生

电路。当F / C为高电平时， CLK从EFI输入产生。 F / C不能动态

在正常操作期间切换。

在启动一个由低到高的转变将重新启动CLK ， CLK50和PCLK输出了合后，

priate重启过程完成。

当在晶振模式（F / C低）振荡器停止工作。该振荡器将重新启动

当接收到一个启动命令。在CLK ， CLK50和PCLK输出将振荡后开始

输入信号（ X1 ）达到施密特触发器输入阈值和8K的内部计数器到达termi-

最终计数。如果F / C为高（ EFI模式）， CLK ， CLK50和PCLK会后的3个周期EFI启动

开始是公认的。

在82C85将重新启动以相同的模式（ SLO / FST ），其中停止。高层次上的START

禁用STOP模式。

S2/STOP

S2 / STOP键时，S1 ， SO被用于停止82C85时钟输出端（CLK ， CLK50 ， PCLK ）和采样

由CLK， CLK50和PCLK的上升沿由S2 /停止时，S1被停止，在LHH SO被

国家在CLK的由低到高的转变。这LHH国家必须遵循一个被动的状态， HHH发生

在前面的由低到高CLK的过渡。 CLK及CLK50停在高状态，当F / C为低

并可能会停止在高或低的状态时， F / C为高。 PCLK在当前状态下停止（高

或低）。

当在晶振模式（F / C）低，停止命令发出时，将82C85振荡器将停止在

与CLK ， CLK50和PCLK输出。当在EFI模式下，只有在CLK ， CLK50和PCLK输出

看跌期权将被叫停。振荡电路是否运行，将继续运行。振荡器和/或时钟

通过启动输入信号变真（高电平）或复位输入（RES）变为低电平启动。

SLO / FST

SLO / FST是电平触发输入。高电平时， CLK和CLK50输出的最大运行

频率（晶体或EFI频率除以3 ）。低电平时， CLK和CLK50频率

等于该晶体或EFI频率由768 SLO / FST变化除以内部同步

所以适当的CLK和CLK50相位关系的维护和最小脉冲宽度规格

系统蒸发散得到满足。启动和停止振荡器的控制或EFI可无论是在缓慢或

快速频率模式。该SLO / FST输入必须保持为低电平至少195 OSC / EFI时钟赛扬

前克莱斯将被识别。这消除了可能是不需要的频率变化

引起故障或噪音瞬变。该SLO / FST输入必须保持高电平至少6

OSC / EFI时钟脉冲为保证，以快速模式运作的转变。

处理器时钟： CLK为所使用的80C86或80C88处理器和其它的时钟输出

外围设备。当SLO / FST是高时，CLK具有输出频率，它等于该crys-

TAL或EFI输入频率除以3 。当SLO / FST是低时，CLK具有输出频率

它等于晶体或EFI输入频率由768 CLK除以具有33 ％的占空比。

50％占空比时钟： CLK50是具有50％占空比的辅助时钟和同步

到CLK的下降沿。当SLO / FST高， CLK50具有输出频率，它等于

到晶体或EFI输入频率除以3时的SLO / FST低， CLK50具有一个输出频率

昆西等于晶体或EFI输入频率由768分。

外设时钟： PCLK是外围时钟信号，其输出频率等于

晶体或EFI输入频率除以6 ，并具有50 ％的占空比。 PCLK频率不受影响

通过SLO / FST输入的状态。

振荡器输出：振荡器是内部振荡器电路的输出。其频率等于

该晶体振荡电路的。 OSC是不受SLO / FST输入的状态。

当82C85是在晶振模式（ F / C低）和一个停止命令发出后， OSC输出

将停止在高电平状态。当82C85是在EFI模式（ F / C高，振荡器（如果

运营）将继续发出停止命令时运行， OSC仍然有效。

EFI

F / C

开始

CLK

CLK50

PCLK

OSC

298

82C85

引脚说明

符号

水库

DIP PIN

数

（续）

TYPE

描述

RESET IN ： RES是其用于产生复位的低电平有效信号。该82C85提供

施密特触发器输入，使得一个RC连接可用于建立适当的电复位

持续时间。 RES启动晶体振荡器的操作。

RESET ：复位是用来重置80C86系列处理器的高电平信号。其

定时特性由RES确定。复位被保证是高了至少

后RES的上升沿16个CLK脉冲。

时钟同步： CSYNC是一个高电平有效信号，它允许多个82C85和

82C84A进行同步，以提供多个同相的时钟信号，当CSYNC为高电平时，

内部计数器复位， CLK力， CLK50和PCLK为高状态。当CSYNC是

低，内部计数器被允许计数和CLK ， CLK50和PCLK输出有效。

CSYNC必须保持外部同步到EFI 。

地址使能： AEN为低电平信号。 AEN用来限定其各自的总线就绪

信号（ RDY1和RDY2 ）。 AEN1验证RDY1而AEN2验证RDY2 。两个AEN信号输入

在系统配置而允许处理器访问两个多主机系统有用

巴士。

BUS READY ：（传输完成）。 RDY为高电平有效信号，这是一个迹象，从一个去

副位于该数据已经被接收，或者在系统数据总线上可用RDY1是合格

通过AEN1而RDY2由AEN2合格。

READY同步选择： ASYNC是输入限定所述同步

就绪逻辑的方式。当ASYNC为低电平时， READY同步的两个阶段是亲

vided 。当异步保持打开或HIGH就绪同步的单级设置。

准备：准备为高电平有效信号是同步的RDY信号输入。

地

：是+ 5V电源引脚。 V之间的0.1μF的电容

并建议GND 。

RESET

CSYNC

AEN1

AEN2

RDY1

RDY2

ASYNC

准备

GND

功能框图

水库

(17)

开始

(11)

(1)

(12)

F / C

EFI

CSYNC

SLO / FST

速度选择

DIV 256或DIV 1

外

频率。

SELECT

OSC

选

OSC

主

OSC

重新开始

逻辑

复位脉冲

空调

逻辑

重新开始

SYNC

逻辑

SYNC

时钟

逻辑

（鸿沟

3 ）

CLK

(8)

(16)

RESET

(10)

CLK50

(2)

PCLK

(19)

(20)

外设

时钟

（除以6 ）

(22)

(23)

振荡器

OSC

S2/STOP

(18)

(15)

(14)

(13)

RDY1

STOP LOGIC

停止

(4)

(3)

(7)

(6)

(21)

AEN1

AEN2

RDY2

ASYNC

准备

SELECT

准备

SYNC

(24)

GND （9）

(5)

准备

299

82C85

功能说明

在82C85静态时钟控制器/ Generator提供SIM-

PLE和完全控制的静态CMOS系统运行

模式。在82C85支持全速，速度慢，停钟和

停止振荡器操作。而这与直接兼容

Intersil的80C86和80C88 CMOS 16位微处理器的静

处理机中， 82C85也可用于一般用途的

系统时钟的控制。

在82C85引脚排列是82C84A时钟Gener-的一个超集

员/驱动器。 82C85引脚1-9 ， 16-24可以兼容

分别82C84A引脚1-9 ， 10-18 。一个82C84A可以

放置一个82C85插座中的上18个引脚，它会

正确操作（不控制时钟的能力和

振荡器运行。）这使得双屏设计简单系

统升级。该82C85也将仿真82C84A

当对82C85引脚11-15被连接到V

对于静态系统设计中，设置在分开的信号

在82C85的停止和启动晶体振荡器的控制

和时钟输出。一根控制线确定82C85

快速（晶体/ EFI频率除以3 ）或慢（水晶/ EFI

频率除以768 ）模式操作。在82C85还

包含一个晶体控制的振荡器，时钟产生

逻辑，完整的“准备就绪”的同步和复位逻辑。

自动80C86 / 88软件HALT指令译码逻辑

是本缓和的基于软件的时钟控制的设计

系统，并提供STOP的完整的软件控制

模式的操作。重新启动逻辑保证了有效的时钟启动

和CLK ， CLK50和PCLK的完全同步。

静态工作模式

在静态CMOS系统的设计中，有四个基本operat-

荷兰国际集团模式。在82C85静态时钟控制器支持每

对他们。这些模式是：快，慢，时钟停止

和STOP振荡器。每个人都有不同的功率和每

可匹配到需要能特性

在特定时间的特定系统的（见表1）。

请记住，一个单一的系统可能需要所有这些

在同一时间或其他正常操作期间，操作模式

化。一种设计不一定被限制在一个单一的操作模式

或模式的特定组合。相应的操作

模式可以被匹配到功率性能水平

需要在特定的时间或在一个特定的情况下。

复位逻辑

在82C85的复位逻辑提供了一个施密特触发器输入（ RES ）

和一个同步触发器来产生复位定时。

所述复位信号被同步到CLK的下降沿。

一个简单的RC网络可用于提供上电复位

通过利用82C85的这个功能。

当晶体振荡器（F / C = LOW ）或EFI （F / C =

高）模式，在RES输入将设置一个低状态

RESET输出高电平状态。它也将重新启动振荡

荡器电路，如果它是处于空闲状态。 RESET输出为瓜尔

及担停留在HIGH状态最少16 CLK的

经过一个低到高的RES输入的过渡周期。

一个振荡器重启计顺序不会被受到干扰

RESET ，如果这样算不算是已经在进行中。重启后

计数器到期时， RESET输出将至少维持高位

CLK的前都要低16个周期。复位可以保持高

超出这个时间上的RES输入持续的低输入端。

如果F / C为低（晶体振荡器模式），在RES低状态

开始的晶体振荡电路。停止输出

保持非活动状态，直至振荡器信号幅度达到

X1的施密特触发器输入阈值电压和8192

晶体振荡器的输出的周期是由一个跨计数

最终计数器。后该计数完成时，停止输出

（ CLK ， CLK50 ， PCLK和OSC）与适当的干净启动

相位关系。

这8192算的要求保证了CLK ， CLK50

和PCLK输出将满足最低要求的时钟

且不会受到不稳定的振荡器特性

这可能会在振荡器起振序列存在。这

序列也跟着当START命令

发行而82C85振荡器停止。

振荡器/时钟启动控制

一旦振荡器停止（或承诺，停止），或在上电

上，重新启动顺序由上启动HIGH的状态开始

或低状态的RES 。如果F / C为高，则重新出现二份

diately后启动或RES输入在内部同步。

这确保了停止输出（ CLK ， PCLK ， OSC和

CLK50 ）开始清洁与适当的相位关系。

如果F / C为低（晶体振荡器模式），在一个高的状态

启动输入或RES低状态导致晶体振荡

荡器，以重新启动。停止输出保持停止，

表1.静态系统工作模式的特性

操作

模式

停止振荡器

描述

所有的系统时钟和主时钟振荡器是

停止

系统CPU和外设的时钟停止，但主

时钟振荡器继续在额定频率下运行

系统CPU时钟变慢，而外设的时钟

与主时钟振荡器运行在额定频率

功率级

最大限度的节省

性能

由于振荡器的响应速度最慢

重启时间

快速重启，没有振荡器启动时间

时钟停止

降低系统

动力

功耗

略高于

时钟停止

最大功率

慢

在低频持续运行

快

所有的时钟和振荡器，在额定频率下运行

最快响应

300

82C85

直到振荡器信号幅度达到X1的施密特

触发输入阈值电压和所述晶体的8192次循环

振荡器输出由内部计数器计数。后

这个计数完成时，停止输出（ CLK， CLK50 ，

PCLK ，和OSC）具有正确的相位启动干净厘清

tionships 。

通常情况下，满足启动输入任何输入信号时序

荷兰国际集团的要求可以被用来启动82C85 。在许多

情况下，这将是从一个82C59A CMOS输出在INT

优先中断控制器（参见图1）。此输出，

这是活性高，可同时连接到82C85

启动引脚和相应的中断请求输入上

微处理器。

80C86/88

INTR

82C85

82C59A

INT

CLK

START S0

S2/STOP

SLO / FST

CLK

当INT输出有效时，振荡器/时钟税务局局长

CUIT的82C85将重新启动。当了合完成

priate重启过程中，CLK信号， CPU将

变得活跃。然后， CPU可以到静止pend-回应

荷兰国际集团的中断请求。

如果82C59A / 82C85重组合联合用于

化用82C55A停止的控制，对82C55A必须ini-

复位后的82C59A之前tialized 。该82C59A

中断输出驱动至高电平，使82C85为

保持的状态，在启动模式下，无论

S2 /停止输入。这将避免停止82C85因

对可能发生的S2 /停止输入负跳

期间对82C55A或操作过程中的模式改变

重刑初始化之前的任何外设I / O设备。

投保开始的适当操作的另一种方法

在复位或系统初始化功能是偏见

S2 / STOP输入低电平与外部下拉电阻。该

S2 /停止输入将保持低电平，直到驱动为高电平经

82C55A端口引脚或外部逻辑。这就保证了

82C85停止命令（ HHH之前的LHH要求

状态输入）不会满意。为了尽量减少电源

耗散在这种情况下，（使用下拉电阻器），则

S2 /停止输入应该是正常LOW和HIGH脉冲

制定必要的HHH到LHH停止序列。在

这种方式中，输出驱动S2 / STOP输入将

常低，不会被驱动到相反的状态

下拉电阻器。

快速模式

最常用的操作模式的系统是快速

模式。在这种模式下， 82C85工作在最大频

昆西由主振荡器或EFI频率来确定。

PA0 PA1

82C55A

图1. CMOS外围控制的82C85停止，

启动和慢速/快速处理

表2.典型系统功率电源电流静态CMOS操作模式

快

CPU频率

XTAL频率

ICC

82C85

80C88

82C82

82C86

82C88

82C52

82C54

82C55A

82C59A

74HCXX +其他

HM-6516

HM-6616

总

24.7mA

23.8mA

1.7mA

1.4mA

3.5mA

151.2mA

943.0mA

3.2mA

580.0mA

2.9mA

820.0mA

6.3mA

66.8mA

16.9mA

173.0mA

6.5mA

14.0mA

14.3mA

72.0mA

915.0mA

1.2mA

520.0mA

10.0mA

32.0mA

52.5mA

18.9mA

14.1mA

106.6mA

1.0mA

3.8mA

1.0mA

3.5mA

1.0mA

90.0mA

1.9mA

12.0mA

14.3mA

24.4mA

106.6mA

1.0mA

3.8mA

1.0mA

90.0mA

1.9mA

12.0mA

244.7mA

5MHz

15MHz

慢

20千赫

15MHz

时钟停止

15MHz

STOP- OSC

所有的测量采取在室温下，V

= + 5.0V 。电源电流水平将取决于系统配置和

频率操作。

301