【82C521997年3月CMOS串行控制器接口描述Intersil的82C52是一款高性能可编程通用】,IC型号CS82C52,CS82C52 PDF资料,CS82C52经销商,ic,电子元器件-51电子网

82C52

1997年3月

CMOS串行控制器接口

描述

Intersil的82C52是一款高性能可编程

通用异步接收器/发送器（ UART ）和

波特率发生器（ BRG ）在单一芯片上。利用

Intersil的先进的缩放佐治四CMOS工艺制造， 82C52

支持数据传输速率高达1M波特异步用

16X时钟（ 16MHz的时钟频率）。

片内波特率发生器可以编程为

72个不同的波特率使用单一行业的任何一个

标准晶振或外部频率源。独特的前

规模除法电路已被设计成提供标准

当使用RS - 232-C波特率三产业中的任何一个

标准晶体（ 1.8432MHz的， 2.4576MHz ，或为3.072MHz ）。

一个可编程的缓冲时钟输出（CO ），可与

可以被编程，以提供任一缓冲振荡器或

16X波特率时钟的通用系统的使用情况。

特点

单芯片UART / BRG

DC至16MHz （ 1M波特）操作

晶振或外部时钟输入

片波特率发生器 - 72可选波特率

价格

中断模式与屏蔽能力

微处理器总线接口面向

80C86兼容

单+ 5V电源

低功耗操作。。。。。。。。。。。。。。。 1毫安/ MHz的典型值

调制解调器接口

行中止的产生和检测

工作温度范围：

- C82C52 . . . . . . . . . . . . . . . . . . . . . . . . . .0

C至+70

- I82C52 。。。。。。。。。。。。。。。。。。。。。。。。。 -40

C至+ 85

- M82C52 。。。。。。。。。。。。。。。。。。。。。。。 -55

C至+ 125

订购信息

包

PDIP

PLCC

CERDIP

温度

范围

C至+70

-40

C至+ 85

C至+70

-40

C至+ 85

C至+70

-40

C至+ 85

-55

C至+ 125

SMD ＃

CLCC

SMD ＃

-55

C至+ 125

1M波特

CP82C52

IP82C52

CS82C52

IS82C52

CD82C52

ID82C52

MD82C52/B

8501501XA

MR82C52/B

85015013A

PKG 。号

E28.6

N28.45

F28.6

J28.A

引脚配置

82C52 （ PDIP ， CERDIP ）

顶视图

RD 1

WR 2

D0 3

D1 4

D2 5

D3 6

D4 7

D5 8

D6 9

D7 10

A0 11

A1 12

IX 13

OX 14

28 CSO

27 VCC

26 DR

25 SDI

24 INTR

23 RST

22 TBRE

21 CO

20 RTS

19 DTR

18 DSR

17 CTS

16 GND

15 SDO

82C52 （ PLCC ， CLCC ）

顶视图

CSO

VCC

SDI

INTR

RST

TBRE

RTS

DTR

SDO

GND

CTS

DSR

注意：这些器件对静电放电敏感;遵循正确的IC处理程序。

http://www.intersil.com或407-727-9207

版权

Intersil公司1999

网络文件编号

2950.1

5-1

82C52

框图

3 - 10

D0-D7

数据

公共汽车

卜FF器

UART

控制和

状态

内部数据总线

TBRE

CSO

读/写

控制

逻辑

发射机

卜FF器

发射机

SDO

编程

梅布尔

BOUD率

发电机

接收器

卜FF器

接收器

SDI

RST

INTR

控制

逻辑

调制解调器

控制和

状态

DSR

CTS

DTR

RTS

引脚说明

符号

针

号

TYPE

活跃

水平

低

描述

READ：将RD输入，使82C52将数据输出到数据总线（ D0-D7 ）。数据

输出取决于地址输入（ A0 - A1）的状态。 CS0使RD输入。

WRITE ：将WR输入使从数据总线（ D0-D7 ）的数据将被输入到82C52 。

寻址和芯片选择的动作是相同的用于读操作。

数据位0-7 ：数据总线为8 ，三态输入/输出线转移

数据，控制和82C52和CPU之间的状态信息。对于字符格式

小于8位时，相应的D7 ，D6和D5被认为是“不关心”为数据

写操作和为0的数据读取操作。这些线通常在高

除了在读操作阻抗状态。 D0是最不显着的位（LSB ），是

要被接收或发送的网络连接第一个串行数据位。

地址输入：地址线选择在CPU总线上的各种内部寄存器

操作。

CRYSTAL /时钟：晶体连接的内部波特率发生器。第九也可以是

作为外部时钟输入在这种情况下OX应由开放。

高

串行数据输出：从82C52发射器电路输出串行数据。标记（ 1）

一个逻辑1 （高）和空间（ 0）为逻辑0 （低）。 SD0是标志条件时举行

CTS是假的，当RST为真，当发送寄存器为空，或者在循环时

模式。

地面：电源接地连接。

清除发送： CTS线的逻辑状态反映到调制解调器的CTS位

状态寄存器。国家在CTS的任何变化将导致INTR被设置为true时INTEN和

MIEN是真实的。在CTS假水平会抑制数据的传输上SD0输出和意志

持有SD0在马克（高）状态。如果CTS在传输过程中为假，当前字符

传输将完成。 CTS不影响循环模式操作。

低

D0-D7

3-10

I / O

高

A0, A1

11, 12

高

九， OX

13, 14

I / O

SDO

GND

CTS

低

5-2

82C52

引脚说明

符号

DSR

针

号

（续）

活跃

水平

低

TYPE

描述

数据设置就绪： DSR线路的逻辑状态反映到调制解调器状态寄存器。

DSR状态的任何变化将导致INTR进行设置，如果INTEN和MIEN是真实的。国家

此信号不影响内部的82C52的任何其他电路。

数据终端就绪： DTR信号可设置（低）通过写1到了合

在调制解调器控制寄存器（ MCR ） priate位。这个信号被清零（高）写入逻辑

0在MCR中DTR位或者每当复位（RST =高）被施加到82C52 。

请求发送：将RTS信号可设置（低）通过写1到相应的

在MCR位。这个信号被清除（高）通过写0到RTS位在MCR或

每当一复位（RST =高）被施加到82C52 。

CLOCK OUT ：这个输出是用户可编程的，以提供任何缓冲IX输出或

缓冲波特率发生器（ 16X ），时钟输出。该缓冲IX （晶振或外部时钟

当波特率选择寄存器（ BRSR ）第7位被设置为零源）输出提供。

写1到BRSR 7位会导致CO的输出提供的缓冲版本

内部波特率发生器的时钟工作在设定的波特率16倍

率。上电复位D7 （CO选择）复位为0 。

DTR

低

RTS

低

TBRE

高

发送缓冲寄存器空：该TBRE输出设置（高）只要

发送缓冲寄存器（ TBR ）已转让其数据发送寄存器。应用

复位（ RST ）的82C52也将设置TBRE输出。 TBRE清零（低）时

数据被写入到TBR 。

RESET ： RST输入强制82C52为“空闲”模式中，所有串行数据活动

被暂停。调制解调器控制寄存器（ MCR ），连同其相关联的输出

清除。 UART的状态寄存器（ USR ）被清零除了TBRE和TC位，

被设置。在82C52仍然处于“空闲”状态，直到程序恢复串行数据的活动。

RST输入为施密特触发输入。

中断请求： INTR输出是由调制解调器控制该位INTEN启用

寄存器（ MCR ）。勉位选择性地启用调制解调器状态的变化提供一个输入

到INTR逻辑。图9设计信息中显示了这些接口的整体关系

中断控制信号。

串行数据输入：串行数据输入到82C52接收电路。标记（ 1 ）高，

一空间（ 0 ）低。在循环模式或操作时，当SDI数据输入被禁止

RST为真。

数据就绪：一个真正的级别表示一个字符已经收到，转移到

RBR ，并准备转移到CPU 。 DR复位的接收缓冲区的数据读取

寄存器（ RBR ），或者当RST是真实的。

： + 5V电源正极引脚。一个0.1μF从V去耦电容

（引脚27 ）和GND

（引脚16 ）的建议。

片选信号：芯片选择输入作为使能信号为RD和WR输入

信号。

RST

高

INTR

高

SDI

高

CS0

低

5-3

82C52

RESET

在和上电后，将82C52的复位输入（ RST ）

必须为了保持高至少2第九个时钟周期来

初始化和驱动82C52电路到空闲模式，直到

正确的编程可以做到的。高的原因RST

下列事件发生

复位内部波特率发生器（ BRG ）的电路

时钟计数器和位计数器。波特率选择

寄存器（ BRSR ）不受影响（除了7位是

重置为0）。

清除UART状态寄存器（ USR ）除外

传输完成（ TC）和发送缓冲寄存器

空（ TBRE ）的设置。该调制解调器控制

寄存器（ MCR ）也被清零。所有的离散线，

存储器元件和杂项逻辑关联

这些寄存器位也被清除或关闭。记

该UART控制寄存器（ UCR）不受影响。

继拆除的复位状态（ RST =低）时，

82C52保持在空闲模式下，直到编程到其

所需的系统CON组fi guration 。

编程的82C52

在82C52的完整的功能去连接nition是

通过系统的软件编程。一组控制字

（ UCR ， BRSR和MCR ）必须派出由CPU来

初始化82C52以支持期望的通信

格式。这些控制的话会编程的字符

长度，停止位，奇/偶/无校验，波特率的数量，

等等。一旦编程， 82C52准备执行其

通信功能。

控制寄存器可以被写入以任何顺序。不过，

MCR的应该写入到最后，因为它控制

中断使能，调制解调器控制输出和接收器

使能位。一旦82C52进行编程和操作，

这些寄存器可以被更新的任何时刻的82C52是不

立即发送或接收数据。

表1显示以访问82C52所需要的控制信号

内部寄存器。

UART控制寄存器（ UCR ）

UCR的是一个只写寄存器，它CON组fi居雷什的UART

发射机和接收机电路。数据位D7和D6都没有

使用，但应始终以设置为逻辑零（0）到

确保未来产品升级的软件兼容性。

在回声模式，发射器总是重复

接收到的字和奇偶校验，即使是UCR

写入不同的或无奇偶校验。参见图1 。

D7 D6 D5 D4 D3 D2 D1 D0

停止位

SELECT

0 = 1停止位

1 = 1.5停止位（TX）

1位停止位器（Rx ）

如果5数据位选择

1 = 2个停止位为6 ， 7

或8个数据位选择

000 = Tx和Rx连

001 = Tx和Rx奇

010 =偶的Tx ，接收

ODD

011的Tx =奇数，接收

连

100 =偶的Tx ，接收

检查已禁用

101的Tx =奇数，接收

检查已禁用

11X =生成和

检查已禁用

00 = 5位

01 = 6位

10 = 7位

11 = 8比特

表1中。

CS0

手术

数据总线

→

发送缓冲区

寄存器（ TBR ）

接收缓冲寄存器

（ RBR ）

→

数据总线

→

UART控制

UART状态寄存器

（ USR ）

→

数据总线

→

调制解调器控制

寄存器（ MCR ）

MCR

→

数据总线

→

比特率选择

调制解调器状态寄存器

（MSR）

→

数据总线

奇偶

控制

字

长

SELECT

保留设置为00的未来

产品升级

兼容性

图1. UCR

5-4

82C52

波特率选择寄存器（ BRSR ）

在82C52被设计成与单晶操作或

外部时钟驱动IX输入引脚。波特率选择

寄存器用来选择用于分频比（ 72 1 ）

内部波特率发生器电路。内部电路

被分离成两个独立的计数器，预分频器和一个

除数选择。该分频器可设置为四个任一项

分裂速度，

÷1, ÷3, ÷4,

÷5.

预分频的设计进行了优化，以提供

用三种流行的晶体中的任何一个标准波特率

频率。通过使用这些公共系统时钟的一个

频率1.8432MHz的， 2.4576MHz或为3.072MHz和

预分频器的分频比

÷3, ÷4,

÷5

分别

预分频器的输出将提供一个恒定614.4KHz 。当

这个频率由分频比选择进一步划分

计数器，任何标准的波特率从50到波特

38.4Kbaud可以选择（见表2）。非标

波特率高达1M波特可以通过使用不同的选择

输入频率（晶体或外部输入的频率向上

至16MHz ）和/或不同的分频和分频比选择

比。

无论波特率，波特率发生器

提供了一个时钟，它是16倍的波特率。为

例如，为了在一个1M波特的数据速率进行操作，一个

16MHz晶振，一个预分频比率

÷1,

和分频比选择

将被使用的“外部”的速率。这将提供一个

16MHz的时钟作为波特率发生器的输出

发射器和接收器电路。

在BRSR共同选择位选择是一个缓冲

版本的外部频率输入（Ⅸ输入）或波特率

率发生器输出（ 16倍波特率时钟）将输出

对CO输出（引脚21 ）。波特率发生器的输出

永远是50 ％的额定占空比时除外“克斯特

最终“被选中，预分频器设置为

÷3

÷5.

D7 D6 D5 D4 D3 D2 D1 D0

预分频器00 =

SELECT

01 =

10 =

11 =

除数

SELECT

00000 =

00001 =

00010 =

16/3

00011 =

00100 =

32/3

00101 =

00110 =

58/3

00111 =

01000 =

01001 =

01010 =

128

01011 =

192

01100 =

256

01101 =

288

01110 =

352

01111 =

512

10000 =

768

11111 =外部（ ÷ 1 ）

0 = IX输出

1 = BRG输出（开

复位时， D7 （CO选择）

复位为0 ）

表2中。

波特率

38.4K

19.2K

9600

7200

4800

3600

2400

2000

1800

1200

600

300

200

150

134.5

110

除数

外

16/3

32/3

58/3

128

192

256

288

352

512

768

注意：这些波特率基于以下输入

频率/分频因子组合。

1.8432MHz的和预分频=

2.4576MHz和预分频=

为3.072MHz和预分频=

所有的波特率是准确的除外：

波特率

1800

2000

134.5

110

实际

1745.45

1986.2

133.33

109.09

百分比误差

3.03%

0.69%

0.87%

0.83%

调制解调器控制寄存器

在MCR是一种通用的控制寄存器，它可以是

写入和读出。 RTS和DTR输出

直接通过他们的相关位在这个寄存器控制。

注意，一个逻辑1发出一个真逻辑电平（低电平）时，这些

输出管脚。中断使能（ INTEN ）位的是整体

控制的INTR输出引脚。当INTEN是假的， INTR

保持假（低）。

操作模式位CON连接gure的82C52为之一

四种可能的模式。 “正常” CON连接居雷什的82C52的去甲

MAL全双工或半双工通信。 “发送间隔” '

使能发送，只发送间隔字符

（起始位，数据位和停止位都是逻辑0 ）。回声模式

导致接收在SDI输入引脚的任何数据是

重发的SDO输出引脚。请注意，此输出是

数据看出在SDI输入和缓冲版本是

不是重新同步输出。还要注意的是正常的UART

通过发送寄存器传输时禁用

在回声模式下运行（参见图4）。回路测试

方式在内部路由发送数据到接收器

电路，用于自检的目的。发送数据

SELECT

图2 BRSR

5-5

82C52

数据表

2006年4月26日

FN2950.3

CMOS串行控制器接口

Intersil的82C52是一款高性能可编程

通用异步接收器/发送器（ UART ）和

波特率发生器（ BRG ）在单一芯片上。利用

Intersil的先进的缩放佐治四CMOS工艺制造， 82C52

支持数据传输速率高达1M波特异步用

16X时钟（ 16MHz的时钟频率）。

片内波特率发生器可以编程为任何

使用单一行业标准的72个不同的波特率1

晶振或外部频率源。独特的前级分频

电路的设计是为了提供标准RS-232 -C的波特

用一个任意三个行业标准的晶体，当利率

（ 1.8432MHz的， 2.4576MHz ，或为3.072MHz ）。

一个可编程的缓冲时钟输出（CO ），可与

可以被编程，以提供任一缓冲振荡器或

16X波特率时钟的通用系统的使用情况。

特点

单芯片UART / BRG

DC至16MHz （ 1M波特）操作

晶振或外部时钟输入

片波特率发生器 - 72可选波特率

中断模式与屏蔽能力

微处理器总线接口面向

80C86兼容

单+ 5V电源

低功耗操作。。。。。。。。。。。。。。。。。。。。 1毫安/ MHz的典型值

调制解调器接口

行中止的产生和检测

工作温度范围：

- C82C52 。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 0.0 ° C至+ 70°C

- I82C52 。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 -40 ° C至+ 85°C

- M82C52 。。。。。。。。。。。。。。。。。。。。。。。。。。。 -55 ° C至+ 125°C

无铅加退火有（符合RoHS ）

订购信息

1M波特

CP82C52

CP82C52Z

（注）

IP82C52

CS82C5296

CS82C52Z*

（注）

IS82C52

IS82C52Z*

（注）

ID82C52

MD82C52/B

8501501XA

MR82C52/B

85015013A

部分

记号

CP82C52

CP82C52Z

IP82C52

CS82C52

CS82C52Z

IS82C52

IS82C52Z

ID82C52

MD82C52/B

8501501XA

-55到+125

温度

范围（° C）

0至+70

-40至+85

0至+70

0℃至+ 70

-40至+85

-55到+125

SMD ＃

CLCC

SMD ＃

包

PDIP

（无铅） **

PDIP

PLCC （带

&卷）

PLCC

（无铅）

PLCC

（无铅）

CERDIP

PKG 。

DWG 。＃

E28.6

N28.45

F28.6

J28.A

*添加"96"后缀磁带和卷轴。

**无铅PDIPs可用于通孔波焊处理

只。他们不打算在回流焊接加工利用

应用程序。

注： Intersil无铅加退火产品采用特殊的无铅

材料套;模塑料/晶片的附属材料和100 ％

雾锡板终止完成，这是符合RoHS标准，

既锡铅和无铅焊接操作兼容。 Intersil公司

无铅产品分类MSL在无铅峰值回流

气温达到或超过的无铅要求

IPC / JEDEC J STD- 020 。

注意：这些器件对静电放电敏感;遵循正确的IC处理程序。

1-888- INTERSIL或1-888-468-3774

Intersil公司（和设计）是Intersil Americas Inc.公司的注册商标。

提及的所有其他商标均为其各自所有者的财产。

82C52

引脚配置

82C52 （ PDIP ， CERDIP ）

顶视图

RD 1

WR 2

D0 3

D1 4

D2 5

D3 6

D4 7

D5 8

D6 9

D7 10

A0 11

A1 12

IX 13

OX 14

28 CSO

27 VCC

26 DR

25 SDI

24 INTR

23 RST

22 TBRE

21 CO

20 RTS

19 DTR

18 DSR

17 CTS

16 GND

15 SDO

82C52 （ PLCC ， CLCC ）

顶视图

CSO

VCC

SDI

INTR

RST

TBRE

RTS

DTR

SDO

GND

CTS

DSR

框图

3 - 10

D0-D7

数据

公共汽车

卜FF器

UART

控制和

状态

内部数据总线

TBRE

CSO

读/写

控制

逻辑

发射机

卜FF器

发射机

SDO

编程

梅布尔

BOUD率

发电机

RST

INTR

控制

逻辑

接收器

卜FF器

接收器

SDI

调制解调器

控制和

状态

DSR

CTS

DTR

RTS

FN2950.3

2006年4月26日

82C52

引脚说明

符号

D0-D7

针

号

3-10

TYPE

I / O

活跃

水平

低

高

描述

READ：将RD输入，使82C52将数据输出到数据总线（ D0-D7 ）。该数据输出

依靠的地址输入（ A0 - A1）的状态。 CS0使RD输入。

WRITE ：将WR输入使从数据总线（ D0-D7 ）的数据将被输入到82C52 。地址

和芯片选择的动作是相同的用于读操作。

数据位0-7 ：数据总线为8 ，三态输入/输出线进行数据的传输，

的82C52和CPU之间的控制和状态信息。少于8个字符的格式

位，对应的D7 ， D6和D5被认为是“无关”的数据写入操作，并

0的数据读取操作。这些线通常在不同的期间为高阻抗状态

读操作。 D0是最低有效位（ LSB），而将被接收到的第一串行数据位或

传输。

地址输入：地址线选择在CPU总线上的各种内部寄存器

操作。

CRYSTAL /时钟：晶体连接的内部波特率发生器。第九也可以使用

作为外部时钟输入在这种情况下OX应由开放。

高

串行数据输出：从82C52发射器电路输出串行数据。标记（ 1 ）为逻辑

1 （高）和空间（ 0 ）为逻辑0 （低）。 SD0保持在标记状态时， CTS是假的，

当RST为真，当发射器寄存器为空，或者在循环模式时。

地面：电源接地连接。

清除发送： CTS线的逻辑状态反映在Modem状态的CTS位

在CTS虚假水平会抑制数据的传输上SD0输出将举行SD0的标志

（高）状态。如果CTS在传输过程中为假，正在传输的当前字符会

完成。 CTS不影响循环模式操作。

数据设置就绪： DSR线路的逻辑状态反映在调制解调器状态寄存器。任何

DSR的状态变化会导致INTR被置若INTEN和MIEN是真实的。这个信号的状态

不影响内部的82C52的任何其他电路。

数据终端就绪： DTR信号可设置（低）通过写1到相应的位

在调制解调器控制寄存器（ MCR ）。这个信号被清除（高）可以通过写0中的DTR位

MCR中或每当一个复位（RST =高）被施加到82C52 。

请求发送：将RTS信号可设置（低）通过写1到相应的位

在MCR 。这个信号被清除（高）由MCR或写入逻辑0的RTS位每当

重置（RST =高）被施加到82C52 。

CLOCK OUT ：这个输出是用户可编程的，以提供任何缓冲IX输出或缓冲

波特率发生器（ 16X ），时钟输出。该缓冲IX （晶振或外部时钟源）输出

当波特率选择寄存器（ BRSR ）第7位被设置为零提供。写1到

BRSR第7位导致CO输出，以提供内部波特率发生器的缓冲版本

时钟工作在16倍的编程波特率。上电复位D7 （CO选择）复位到

高

发送缓冲寄存器空：该TBRE输出设置（高）只要

发送缓冲寄存器（ TBR ）已转让其数据发送寄存器。的应用

复位（ RST ）的82C52还将设置TBRE输出。 TBRE清零（低）时数据

写入TBR 。

RESET ： RST输入强制82C52为“空闲”模式中，所有的串行数据活动

暂停。调制解调器控制寄存器（ MCR ），连同其相关联的输出被清除。该

UART状态寄存器（ USR）被清除除TBRE和TC位，它们被设置。在82C52

保持在“空闲”状态，直到编程以恢复串行数据的活动。 RST输入是

施密特触发输入。

中断请求： INTR输出是由调制解调器控制该位INTEN启用

寄存器（ MCR ）。该MIEN位选择性地启用调制解调器状态改变，以提供输入到

INTR逻辑。图9设计信息中显示了这些中断控制的整体关系

信号。

A0, A1

九， OX

SDO

11, 12

13, 14

I / O

高

GND

CTS

低

DSR

低

DTR

低

RTS

低

TBRE

RST

高

INTR

高

FN2950.3

2006年4月26日

82C52

引脚说明

符号

SDI

针

号

（续）

活跃

水平

高

描述

串行数据输入：串行数据输入到82C52接收电路。标记（ 1 ）高，并且

空间（0）是低的。在循环模式下运行时的SDI数据输入被禁止或当RST为

真实的。

数据就绪：一个真正的级别表示一个字符已经收到，转移到RBR和

已准备好传送到CPU。 DR复位上的接收缓冲寄存器数据读取（ RBR ）

或者当RST是真实的。

： + 5V电源正极引脚。一个0.1μF从V去耦电容

（引脚27 ）和GND （引脚

16 ）的建议。

芯片选择：选择输入作为使能信号为RD和WR的输入信号的芯片。

TYPE

高

CS0

高

低

FN2950.3

2006年4月26日

82C52

RESET

在和上电后，将82C52的复位输入（ RST ）

必须为了保持高至少2第九个时钟周期来

初始化和驱动82C52电路到空闲模式，直到

正确的编程可以做到的。高的原因RST

下列事件发生

复位内部波特率发生器（ BRG ）的电路

时钟计数器和位计数器。波特率选择

寄存器（ BRSR ）不受影响（除了7位是

重置为0）。

清除UART状态寄存器（ USR ）除外

传输完成（ TC）和发送缓冲寄存器

空（ TBRE ）的设置。该调制解调器控制

寄存器（ MCR ）也被清零。所有的离散线，

存储器元件和杂项逻辑关联

这些寄存器位也被清除或关闭。记

该UART控制寄存器（ UCR）不受影响。

继拆除的复位状态（ RST =低）时，

82C52保持在空闲模式下，直到编程到其

期望的系统配置。

编程的82C52

在82C52的完整功能定义为

通过系统的软件编程。一组控制字

（ UCR ， BRSR和MCR ）必须派出由CPU来

初始化82C52以支持期望的通信

格式。这些控制的话会编程的字符

长度，停止位，奇/偶/无校验，波特率的数量，

等等。一旦编程， 82C52准备执行其

通信功能。

控制寄存器可以被写入以任何顺序。不过，

MCR的应该写入到最后，因为它控制

中断使能，调制解调器控制输出和接收器

使能位。一旦82C52进行编程和操作，

这些寄存器可以被更新的任何时刻的82C52是不

立即发送或接收数据。

表1显示以访问82C52所需要的控制信号

内部寄存器。

UART控制寄存器（ UCR ）

UCR的是一个只写寄存器，配置UART

发射机和接收机电路。数据位D7和D6都没有

使用，但应始终以设置为逻辑零（0）到

确保未来产品升级的软件兼容性。

在回声模式，发射器总是重复

接收到的字和奇偶校验，即使是UCR

写入不同的或无奇偶校验。参见图1 。

字

长

SELECT

表1中。

CS0

手术

数据总线

→

发送缓冲区

寄存器（ TBR ）

接收缓冲寄存器

（ RBR ）

→

数据总线

→

UART控制

UART状态寄存器

（ USR ）

→

数据总线

→

调制解调器控制

寄存器（ MCR ）

MCR

→

数据总线

→

比特率选择

调制解调器状态寄存器

（MSR）

→

数据总线

D7 D6 D5 D4 D3 D2 D1 D0

停止位

SELECT

0 = 1停止位

1 = 1.5停止位（TX）

1位停止位器（Rx ）

如果5数据位选择

1 = 2个停止位为6 ， 7

或8个数据位选择

000 = Tx和Rx连

001 = Tx和Rx奇

010 =偶的Tx ，接收

ODD

011的Tx =奇数，接收

连

100 =偶的Tx ，接收

检查已禁用

101的Tx =奇数，接收

检查已禁用

11X =生成和

检查已禁用

00 = 5位

01 = 6位

10 = 7位

11 = 8比特

奇偶

控制

保留设置为00的未来

产品升级

兼容性

图1. UCR

波特率选择寄存器（ BRSR ）

在82C52被设计成与单晶操作或

外部时钟驱动IX输入引脚。波特率选择

寄存器用来选择用于分频比（ 72 1 ）

内部波特率发生器电路。内部电路

被分离成两个独立的计数器，预分频器和一个

除数选择。该分频器可设置为四个任一项

分裂速度，

÷1, ÷3, ÷4,

÷5.

FN2950.3

2006年4月26日