【82C50A数据表2006年8月24日FN2958.5CMOS异步该82C50A异步通信元（ACE）】,IC型号CS82C50A-596,CS82C50A-596 PDF资料,CS82C50A-596经销商,ic,电子元器件-51电子网

82C50A

数据表

2006年8月24日

FN2958.5

CMOS异步

该82C50A异步通信元

（ACE）是一种高性能的可编程通用

异步接收器/发送器（ UART ）和波特率

率发生器（ BRG ）在单一芯片上。采用Intersil的

先进的缩放佐治四CMOS工艺， ACE会

支持的数据速率从DC到625K波特率（ 0-10MHz时钟）。

在ACE的接收器电路转换开始，数据，停止和

奇偶校验比特为并行的数据字。该发送器电路

一个并行的数据字转换成串行形式，并追加

一开始，奇偶校验和停止位。字长为

编程到5 ，6，7或8个数据位。停止位选择

提供了一个选择1,1.5或2个停止位。

波特率发生器由除数划分的时钟

编程为1至2

-1为标准的RS-

232C波特率使用三个行业中的任何一个时

标准波特率晶体（ 1.8432MHz的， 2.4576MHz ，或

为3.072MHz ）。一个可编程的缓冲时钟输出

（ BAUDOUT ）提供任何缓冲振荡器或16X （ 16

倍数据速率）的波特率时钟的通用

系统中使用。

以满足CPU的接口的系统要求

异步通道，调制解调器控制信号RTS ，

提供CTS ， DSR ， DTR ， RI ， DCD 。输入和输出

在设计时充分TTL / CMOS兼容

为了便于混合TTL / NMOS / CMOS系统的设计。

特点

单芯片UART / BRG

DC到625K波特率（DC至10MHz时钟）

晶振或外部时钟输入

在内置波特率发生器1到65535除数

生成16X时钟

优先中断模式

完全TTL / CMOS兼容

微处理器总线接口面向

80C86 / 80C88兼容

缩放佐治IV CMOS工艺

低功耗 - 1毫安/ MHz的典型

调制解调器接口

行中止的产生和检测

环回和回声模式

双重缓冲发射器和接收器

单5V电源

无铅加退火有（符合RoHS ）

订购信息

625K波特率

CP82C50A-5

CP82C50A-5Z

（注）

CS82C50A-596

部分

记号

CP82C50A-5

CP82C50A-5Z

CS82C50A-5

温度

范围

(°C)

0至+70

包

40 Ld的PDIP

（无铅）

PKG 。

DWG 。＃

E40.6

44 Ld的PLCC N44.65

磁带和

REEL

44 Ld的PLCC N44.65

（无铅）

44 Ld的PLCC N44.65

磁带和

REEL

（无铅）

CS82C50A-5Z

（注）

CS82C50A-5Z

0至+70

CS82C50A - 5Z96 CS82C50A - 5Z

（注）

IS82C50A-5

IS82C50A-5Z

（注）

IS82C50A-5

IS82C50A-5Z

-40到+85 44 Ld的PLCC N44.65

（无铅）

注： Intersil无铅加退火产品采用特殊的无铅

材料套;模塑料/晶片的附属材料和100 ％雾

锡板终止完成，这是符合RoHS标准，兼容

既锡铅和无铅焊接操作。 Intersil无铅

产品分类MSL在无铅峰值回流温度下

达到或超过IPC / JEDEC J STD- 020对无铅要求。

注意：这些器件对静电放电敏感;遵循正确的IC处理程序。

1-888- INTERSIL or1-888-468-3774

Intersil公司（和设计）是Intersil Americas Inc.公司的注册商标。

提及的所有其他商标均为其各自所有者的财产。

82C50A

工作原理图

CSO

CS1

CS2

ADS

DISTR

微处理器接口

24 CSOUT

DDIS

打断

30 INTRPT

ENABLE ，

ID ， & CONTROL

UART

接收器

除数锁存

线路状态

控制和波特率

发电机

发射机

调制解调器

调制解调器控制

罪

RCLK

XTAL1

XTAL2

SOUT

RTS

DTR

OUT1

OUT2

CTS

DSR

DCD

15 BAUDOUT

DOSTR 19

DOSTR 18

调制解调器状态

FN2958.5

2006年8月24日

82C50A

引脚

82C50A （ PDIP ）

顶视图

RCLK

罪

SOUT

CS0

CS1

CS2

BAUDOUT

XTAL1

XTAL2

DOSTR

GND

40 V

39 RI

38 DCD

37 DSR

36 CTS

35 MR

34 OUT1

33 DTR

32 RTS

31 OUT2

30 INTRPT

29 NC

28 A0

27 A1

26 A2

25 ADS

24 CSOUT

23 DDIS

22 DISTR

21 DISTR

82C50A （ PLCC ）

顶视图

DCD

DSR

CTS

1 44 43 42 41 40

RCLK

罪

18 19 20 21 22 23 24 25 26 27 28

OUT1

DTR

RTS

OUT2

SOUT

CS0

CS1

CS2

BAUDOUT

INTRP

DOSTR

CSOUT

XTAL1

XTAL2

DISTR

DDIS

GND

ADS

FN2958.5

2006年8月24日

82C50A

引脚说明

符号

DISTR ，

DISTR

针

数

TYPE

活跃

水平

描述

DATA IN频闪， DATA IN频闪： DISTR ， DISTR读取输入引起的

82C50A将数据输出到数据总线（ D0-D7 ）。该数据输出取决于

寄存器的地址输入A0 ， A1 ， A2选择。片选输入CS0 ， CS1 ，

CS2使DISTR ， DISTR投入。

唯一的活性DISTR或DISTR ，而不是两个，是用来从82C50A接收数据

在读出操作。如果DISTR被用作读出输入， DlSTR应当高电平。

如果DISTR被用作有效的读输入， DISTR应接低电平。

DATA OUT频闪， DATA OUT频闪： DOSTR ， DOSTR是写输入端，

造成从数据总线（ D0-D7 ）的数据要被输入到所述82C50A 。数据输入取决于

一旦由地址输入A0 ，A1，A2所选择的寄存器。片选输入CS0 ，

CS1，CS2使DOSTR ， DOSTR输入。

唯一的活性DOSTR或DOSTR ，而不是两个，用于将数据发送到82C50A

在写操作。如果DOSTR作为写输入， DOSTR应该连接

高。如果DOSTR作为写输入， DOSTR应接低电平。

数据位0-7 ：数据总线为8 ，三态输入/输出线的

传输数据，控制和82C50A和CPU之间的状态信息。为

少于8位字符格式， D7 ， D6和D5是“不关心”写入数据

操作和0为数据读操作。这些线通常处于高阻抗

国家除了在读取操作。 D0是最低有效位（ LSB），并且是第一个

要被接收或发送的串行数据位。

寄存器选择：地址线选择在CPU总线的内部寄存器

操作。见表1 。

CRYSTAL /时钟：晶体连接的内部波特率发生器。 XTAL1

也可以被用作外部时钟输入，在这种情况下XTAL2要保持开放。

串行数据输出：从82C50A发射器电路输出串行数据。一

标记（1）是一个逻辑1 （高）和空间（ 0）是一个逻辑0 （低）。 SOUT在所保持的

当发射器被禁用的标记状况，MR为真，发送寄存器是

空，或在循环模式时。 SOUT不受CTS输入。

地面：电源接地（V

清除发送： CTS引脚的逻辑状态反映到的CTS位

（ MSR ） Modem状态寄存器（ CTS是位MSR 4 ，写MSR （ 4 ））。的变化

状态以来， MSR以前读书的CTS引脚使DCTS的设置

（ MSR （ O））调制解调器状态寄存器。当CTS引脚有效（低电平），调制解调器

这表明在SOUT数据可以在通信链路上进行传输。如果CTS引脚

变为无效（高）时， 82C50A不应该被允许发送数据SOUT出来的。

CTS引脚不影响循环模式操作。

数据设置就绪：在DSR引脚的逻辑状态反映到MSR （ 5 ）的

调制解调器状态寄存器。 DDSR （MSR （1））表示在DSR引脚是否已改变

由于MSR以前的阅读状态。当DSR引脚有效（低电平）时，

调制解调器表明它已准备好与82C50A交换数据，当DSR

引脚无效（高）表示调制解调器没有准备好进行数据交换。该

ACTIVE状态表示本地数据通信的唯一条件

设备（DCE），并且并不意味着一个数据电路为建立与远程

设备。

数据终端就绪： DTR引脚可设置（低）可以通过写1到MCR （ 0 ）

调制解调器控制寄存器的位0 ，这个信号被清除（高）通过写0到DTR

位（ MCR （0）），或当一个MR活性（高）被施加到82C50A 。当活动

（低）， DTR引脚指示到DCE的82C50A已准备好接收数据。在一些

情况下， DTR引脚用作指示灯电源。非活动（高）状态的原因

大商所断开从电信线路的调制解调器。

请求发送： RTS信号用于使能调制解调器的输出。在RTS

引脚设置为低电平可以通过写1到MCR （ 1 ）位1的调制解调器控制寄存器。该

RTS引脚复位主复位高。激活时， RTS引脚指示到DCE

该82C50A有数据准备发送。在半双工操作， RTS被用来

控制线的方向。

BAUDOUT ：这个输出是一个16X时钟输出用于发射器部分（ 16X = 16

倍数据速率）。该BAUDOUT时钟速率等于所述基准振荡器

频率由指定的因子在波特率发生器除数锁存分

DLL和DLM 。 BAUDOUT可以使用由接收器部分通过把此输出到

RCLK 。

DOSTR ，

DOSTR

D0-D7

1-8

I / O

A0, A1,

XTAL1,

XTAL2

SOUT

28, 27,

GND

CTS

DSR

DTR

RTS

BAUDOUT

FN2958.5

2006年8月24日

82C50A

引脚说明

符号

OUT1

针

数

（续）

TYPE

活跃

水平

描述

输出1 ：这是一种通用的输出，可以由被编程ACTIVE （低）

的调制解调器控制寄存器settingVCR （2）（ OUT1）为高电平。 OUT1引脚是

通过设置主复位高。 OUT1引脚处于非活动状态（高）循环模式操作过程中。

输出2 ：这是一个通用的输出，可以由被编程ACTIVE （低）

设置的MCR的调制解调器控制寄存器（ 3）（ OUT1）为高电平。该OUT2引脚

通过设置主复位高。该OUT2信号是在循环模式无效（高）

操作。

振铃指示：当低， RI表示一个电话振铃信号已

通过调制解调器或数据集接收。该RI信号调制解调器控制输入，其

条件是通过读取MSR测试（6）（ RI）。调制解调器状态寄存器的输出TERI

（ MSR （ 2 ））指示是否RI输入已经从低点以来已更改为高

以前读书的MSR的。如果中断使能（ IER （ 3 ） = 1）， RI的变化

一个从低到高，产生一个中断。 RI的活性（低）状态表示

DCE正在接收振铃信号。 RI将出现主动为大致相同的

长的时间，因为振荡周期的活动段。 RI的无效状态会

发生在未由DCE检测出的非活动部分。这个电路是不

通过DTR的非激活状态无效。

数据载波检测：当有效（低）， DCD表示数据载体

通过调制解调器或数据集被检测到。 DCD是一个调制解调器输入的条件可以

通过读调制解调器状态寄存器的MSR （ 7 ）（ DCD）由CPU进行测试。 MSR （3）

调制解调器状态寄存器（ DDCD ）表示DCD输入是否已经改变

因为在MSR的以前读数。国防部对接收机没有影响。如果DCD

改变状态的调制解调器状态中断使能，则产生中断。

当DCD为ACTIVE （低）时，从远程终端接收的线路信号是内

由DCE制造商规定的限值。非活动（高）信号表明，

信号不是在规定范围内，或者不存在。

MASTER RESET ： MR输入强制82C50A进入闲置模式中，所有的串口

数据的活动暂停。调制解调器控制寄存器（ MCR ），连同其

相关的输出被清除。线路状态寄存器（ LSR ）被清零除

THRE和TEMT位，它们被设置。在82C50A保持在空闲状态，直到

编程恢复串行数据的活动。 MR输入是施密特触发输入。看

直流电气特性的施密特触发器输入的逻辑电平。请参阅表

7对82C50A操作主复位的效果的总结。

中断请求： lNTRPT输出去的ACTIVE （高）当一个

下面的中断有一个活跃的（高）的条件，并通过允许中断

使能寄存器：接收器错误FL AG ，接收数据可用，发送器保持

寄存器空和Modem状态。该lNTRPT复位低后相应的服务

或MR操作。参见图1。中断控制结构。

串行数据输入：单输入是从通信线路输入的串行数据

或调制解调器的82C50A接收电路。的标记（1）是高的，一个空间（0）是低的。数据

在循环模式下运行时的单输入被禁止。

： + 5V电源正极引脚。一个0.1μA从V去耦电容

（引脚40 ）

至GND （引脚20 ）的建议。

片选信号：片选输入法作为使能写信号（ DOSTR ，

DOSTR ）和阅读（ DlSTR ， DlSTR ）的输入信号。片选输入端通过锁存

ADS的输入。

不要连接

片选OUT ：当ACTIVE （高）时，此引脚表示该芯片已经

由活性CS0， CS1， CS2和输入来选择。没有数据传输开始之前

CSOUT为逻辑1 ， ACTIVE （高）。

驱动器禁用：这个输出是无效的（低）当CPU读取数据

在82C50A 。一个活跃（高）戴尔输出可用于禁用外部

收发器当CPU读取数据。

地址选通：当有效（低）， ADS锁存寄存器选择（ A0 ， A1 ，

A2 ）和片选（ CS0 ， CS1 ， CS2 ）的投入。一个有效的广告时需要的

寄存器选择引脚是不稳定的用于读的持续时间或写入操作时，

复用模式。如果没有要求，在ADS输入应连接低，非复

模式。

该输入是16X波特率时钟与接收机的82C50A的部分。该输入

可以从BAUDOUT输出或外部时钟提供。

OUT2

DCD

lNTRPT

罪

CS0 ， CS1 ，

CS2

CSOUT

12,13,

H, H,

DDIS

ADS

RCLK

FN2958.5

2006年8月24日