【82C37A数据表2006年3月20日FN2967.2CMOS高性能可编程DMA控制器该82C37A】,IC型号CS82C37AZ,CS82C37AZ PDF资料,CS82C37AZ经销商,ic,电子元器件-51电子网

82C37A

数据表

2006年3月20日

FN2967.2

CMOS高性能

可编程DMA控制器

该82C37A是行业标准的增强版

8237A直接内存访问（ DMA ）控制器，制造

采用Intersil的先进的2微米CMOS工艺。针

与NMOS的设计中， 82C37A提供兼容

增加的功能，更高的性能，并且

显着地减少功率消耗。完全静

设计允许门控时钟的操作，以进一步

降低功率。

该82C37A控制器可以通过提高系统性能

允许外部设备直接传输数据或从

系统内存。内存到内存的传输能力

还提供，伴随着一个存储器块的初始化

功能。 DMA请求可以由硬件来生成

或软件，并且每个信道是独立地

编程具有多种功能灵活的

操作。

该82C37A被设计成与外部用

锁存器解决，如82C82 ，解复用的最

显着的8位地址。该82C37A可以与使用

行业标准的微处理器，如80C286 ， 80286 ，

80C86 ， 80C88 ， 8086 ， 8088 ， 8085 ， Z80 ， NSC800 ， 80186和

其他人。多模可编程性允许用户选择

从三种基本类型的DMA服务，并重新配置

在程序控制下是可能的，即使在时钟的

控制器停止。每个通道都有一个完整的64K地址，

字计数范围，并且可以被编程为autoinitialize

这些寄存器的DMA之后终止（结束进程）。

特点

兼容的NMOS 8237A

四个独立的屏蔽与通道

自动初始化功能

可级联到通道中的任何数

高速数据传输：

- 高达4MBytes /秒， 8MHz的时钟

- 高达6.25MBytes /秒，时钟为12.5MHz

内存到内存的传输

静态CMOS设计允许低功耗工作

- ICCSB = 10μA最大

- ICCOP = 2毫安/ MHz最大

完全TTL / CMOS兼容

内部寄存器可以从阅读软件

无铅加退火有（符合RoHS ）

订购信息

产品型号

5MHz

CP82C37A-5

IP82C37A-5

CS82C37A-5

部分

记号

8MHz

IP82C37A

CS82C37A*

CS82C37A

CS82C37AZ （注） CS82C37AZ

IS82C37A-5

CD82C37A-5

ID82C37A-5

MD82C37A-5/B

5962-9054301MQA

MR82C37A-5/B

5962-9054301MXA

IS82C37A

CD82C37A

ID82C37A

MD82C37A/B

5962-

9054302MQA

MR82C37A/B

5962-9054302MXA

IS82C37A-12

CD82C37A-12

ID82C37A-12

MD82C37A / B MD82C37A - 12 / B

5962-

9054303MQA

MR82C37A-12/B

5962-9054303MXA

SMD ＃

44垫CLCC

SMD ＃

部分

记号

12.5MHz

CP82C37A-12

IP82C37A-12

CS82C37A-1296

CS82C37A - 12 44 Ld的PLCC

44 Ld的PLCC

（无铅）

44 Ld的PLCC

40 Ld的CERDIP

部分

记号

包

40 Ld的PDIP

温度

范围

(°C)

0至+70

PKG 。

DWG 。＃

E40.6

N44.65

CP82C37A - 5 CP82C37A

-40至+85

E40.6

-40至+85

N44.65

0至+70

F40.6

-40至+85

F40.6

-55到+125

F40.6

-55到+125

J44.A

*添加"96"后缀磁带和卷轴。

注： Intersil无铅加退火产品采用特殊的无铅材料制成，模塑料/晶片的附属材料和100 ％雾锡板终止完成，这是符合RoHS

标准，既锡铅和无铅焊接操作兼容。 Intersil无铅产品分类MSL在达到或超过了无铅峰值回流温度

IPC / JEDEC J STD- 020对无铅要求。

注意：这些器件对静电放电敏感;遵循正确的IC处理程序。

1-888- INTERSIL或1-888-468-3774

Intersil公司（和设计）是Intersil Americas Inc.公司的注册商标。

提及的所有其他商标均为其各自所有者的财产。

82C37A

引脚配置

82C37A （ PDIP / CERDIP ）

顶视图

准备

82C37A （ CLCC / PLCC ）

顶视图

MEMW

MEMR

EOP

39 A3

38 A2

37 A1

36 A0

35的Vcc

34 DB0

33 DB1

32 DB2

31 DB3

30 DB4

29 NC

18 19 20 21 22 23 24 25 26 27 28

DB7

DB6

DREQ3

DREQ2

DREQ1

DREQ0

DACK3

GND

DB5

DACK1

DACK0

IOW

IOR

IOW

MEMR

MEMW

准备

HLDA

ADSTB

AEN

HRQ

CLK

RESET

DACK2

DACK3

DREQ3

DREQ2

DREQ1

DREQ0

端（GND ）的VSS

40 A7

39 A6

38 A5

37 A4

36 EOP

35 A3

34 A2

33 A1

32 A0

31 VCC

30 DB0

29 DB1

28 DB2

27 DB3

26 DB4

25 DACK0

24 DACK1

23 DB5

22 DB6

21 DB7

NC 7

NC 8

9 HLDA

ADSTB 10

AEN 11

HRQ 12

CS 13

CLK 14

RESET 15

2 DACK 16

NC 17

1 44 43 42 41 40

框图

EOP

RESET

准备

CLK

AEN

ADSTB

MEMR

MEMW

IOR

IOW

定时

和

控制

DECREMENTOR

TEMP WORD

计数寄存器（ 16 ）

16位总线

读缓冲器

BASE

地址

(16)

BASE

字

算

(16)

READ WRITE BUFFER

当前

地址

(16)

当前

字

算

(16)

产量

卜FF器

INC / DECREMENTOR

TEMP地址

REG （ 16 ）

卜FF器

A0 - A3

A4 - A7

A8 - A15

命令

控制

写

卜FF器

读

卜FF器

D0 - D1

DREQ0 -

DREQ3

HLDA

HRQ

DACK0 -

DACK3

请求

(4)

模式

(4 x 6)

状态

(8)

临时

(8)

DB0 - DB7

FN2967.2

2006年3月20日

优先

编码器

和

旋转

优先

逻辑

命令

(8)

面膜

(4)

内部数据总线

卜FF器

82C37A

引脚说明

符号

GND

CLK

针

数

TYPE

描述

：是+ 5V电源引脚。推荐引脚31和20之间的0.1μF电容

脱钩。

地

时钟输入：时钟输入被用于产生定时信号，该控制82C37A

操作。该输入可被驱动从DC到12.5MHz的为82C37A -12，从直流到8MHz的为

该82C37A ，或从DC到5MHz的为82C37A -5。时钟可以在任何状态下停止

待机操作。

片选信号：芯片选择为低电平输入用于使所述控制器到数据总线为

CPU通信。

RESET ：这是一个积极的高投入而清除命令，状态，请求，和临时

寄存器，第一个/最后触发器，模式寄存器计数器。屏蔽寄存器被设置为忽略

请求。复位后，控制器处于空闲周期。

就绪：该信号可以被用来从82C37A延伸读存储器和写脉冲

适应慢的存储器或I / O设备。 READY其指定的期间不能作出转变

建立和保持时间。参见图12，用于计时。 READY被忽略验证传输模式。

保持应答：活动保持较高的CPU确认表明，它有

放弃对系统总线的控制权。 HLDA是一个同步输入和不可转换

在其指定的设置时间。有一个隐含的保持时间从上升的TCH （ HLDA无效）

边缘CLK的，在这段时间HLDA不可转换。

DMA请求： DMA请求（ DREQ ）线是单独的异步通道请求

采用外围电路的输入，获得DMA服务。在固定的优先级， DREQ0具有最高

优先权和DREQ3具有最低优先级。请求被激活的的DREQ线产生的

通道。 DACK会承认承认DREQ信号。 DREQ的极性

可编程的。复位初始化这些线高电平有效。 DREQ必须保持，直到

相应的DACK变为有效。而时钟停止DREQ将不被认可。未使用

DREQ输入应拉高或拉低（无效）和相应的屏蔽位设置。

数据总线：数据总线线连接到系统数据的双向三态信号

总线。的输出的I / O读期间，在程序条件下使能对输出的内容

的寄存器到CPU。输出被禁止，并在一个I / O写周期读出输入

当CPU编程82C37A控制寄存器。在DMA周期，最

显著8位的地址被输出到数据总线上，以被选通到外部锁存器由

ADSTB 。在存储器到存储器操作，从存储器数据输入上的数据的82C37A

读从存储器传输期间总线上，然后写入到存储器的传输过程中，数据总线

输出数据写入到新的存储位置。

I / O读： I / O读是一种双向的低电平有效的三态线。在空闲周期中，它是一个输入

用于由CPU读取控制寄存器的控制信号。在活动周期，它是一个输出控制

所使用的82C37A一个DMA写传输期间访问从外围数据信号。

I / O写： I / O写操作是一个双向低电平有效的三态线。在空闲周期中，它是一个输入

用于CPU的控制信号来加载信息到82C37A 。在活动周期，它是一个输出

所使用的82C37A到DMA读传送期间将数据加载到外围控制信号。

RESET

准备

HLDA

DREQ0-

DREQ3

16-19

DB0-DB7

21-23

26-30

I / O

IOR

I / O

IOW

I / O

FN2967.2

2006年3月20日

82C37A

引脚说明

符号

EOP

针

数

（续）

TYPE

I / O

描述

结束处理的：过程（ EOP ）的结尾是一个低电平有效的双向信号。信息

关于完成DMA服务可在双向EOP引脚。

该82C37A允许外部信号通过将EOP引脚，以结束当前DMA服务

低。的脉冲是由82C37A时产生终端计数（TC）的任一通道到达，

除了在存储器到存储器的模式的信道0 。在存储器到存储器的传输， EOP会

当TC为信道1发生时被输出。

在EOP引脚由片上开漏极晶体管驱动，并且需要一个外部上拉电阻

到V

当一个EOP的脉冲出现时，无论是内部或外部产生的82C37A将终止

的服务，并且如果autoinitialize被启用时，基址寄存器将被写入到当前的寄存器

该信道的。屏蔽位和TC位状态字将当前活动通道设置

由EOP除非该信道被编程为autoinitialize 。在这种情况下，掩模位保持清晰。

A0-A3

32-35

I / O

地址：四个最显着的地址线是双向三态信号。在空闲

周期，它们的输入和所使用的82C37A处理控制寄存器被加载或

读取。在活动周期，它们的输出并提供了低4位输出地址。

地址：四个最显着的地址线是三态输出，并提供4位

地址。仅在DMA服务启用这些行。

HOLD要求：保持请求（ HRQ ）输出用于请求对系统总线的控制权。

当DREQ发生和相应的屏蔽位是明确的，或者软件DMA请求时，

在82C37A发出HRQ 。的HLDA信号然后通知控制器何时访问系统

总线是允许的。对于独立运行，其中82C37A始终控制总线， HRQ

可绑HLDA 。这将导致一个S0状态转移之前。

DMA应答： DMA应答时使用一个通知各个外设

被授予一个DMA周期。这些线的意义是可编程的。复位初始化它们

到低电平。

地址使能：地址使能允许含高8位地址的8位锁存器

到系统地址总线上。 AEN还可以用于禁用的DMA中的其它系统总线驱动器

接送。 AEN为高电平有效。

地址选通信号：这是用于控制锁存高位地址的高有效信号

字节。这将驱动直接的外部透明进制锁存，如82C82的选通输入。

在块操作， ADSTB仅发时的高地址字节必须被更新，

因此，通过消除S1状态加速运转。 ADSTB定时参照的下落

在82C37A时钟的边沿。

存储器读：该存储器读信号是用于访问数据的有源低三态输出

从在一个DMA读或存储器到存储器传输所选择的存储位置。

存储器写：存储器写信号是用于将数据写入一个低电平有效的三态输出

期间一个DMA写或存储到存储器传输所选择的存储位置。

NO CONNECT ： 5脚是开放的，不应该被用于连续性测试。

A4-A7

37-40

HRQ

DACK0-

DACK3

14, 15

24, 25

AEN

ADSTB

MEMR

MEMW

FN2967.2

2006年3月20日

82C37A

功能说明

该82C37A直接存储器存取控制器被设计成

改进系统，必须在数据传输速率

传送数据从一个I / O设备向存储器或移动块

的存储器与I / O设备。它也将执行内存用于─

内存块移动，或者网络连接LL的内存数据块

从单一位置。运行模式提供给

处理单字节传输，以及不连续的数据

流，这允许82C37A来控制数据的移动

软件透明度。

DMA控制器是国家推动的地址和控制

信号发生器，它允许数据被转移

直接从I / O设备的内存，反之亦然无

曾经被存储在临时寄存器中。这样可以大大

提高数据传输速率为顺序操作，

与处理器的移动或重复的字符串比较

指令。内存到内存的操作要求

之间的数据字节的临时内部存储

生成的源地址和目的地址，所以

存储器到存储器的传输发生在不到一半的

速度的I / O操作，但比中央仍然要快得多

处理器技术。最大数据传输率

与82C37A获得示于图1中。

在82C37A的框图如图2页上的

定时和控制块，优先级块，和内部寄存器

是主要成分。图2列出了名称和大小

的内部寄存器。定时和控制块衍生出来

从时钟输入内部定时，并产生外部

控制信号。优先编码器模块解决优先

DMA通道请求服务之间的争

同时。

82C37A

转让

TYPE

压缩

正常的I / O

内存用于─

内存

通过命令被编程到控制器中，

方式，地址和字数寄存器。

例如，如果一个数据块被从RAM传送

到I / O装置，数据的起始地址被加载

进入82C37A电流和基地址寄存器的

特定的信道，并且该块的长度被装入

通道的字数寄存器。相应的模式

寄存器编程为一个内存到I / O操作（读

转移），以及各种选项的命令选择

寄存器和其它模式的寄存器位。通道的

屏蔽位被清除，使识别的DMA请求

（ DREQ ）。的DREQ可以是一个硬件信号或

软件命令。

一旦启动，该块DMA传送将继续作为

控制器输出的数据地址，同时MEMR

和IOW脉冲，并且选择通过DMA的I / O设备

确认（ DACK ）输出。数据字节FL OWS直接

从RAM向I / O设备。每个字节后

转让，地址会自动递增（或

递减），这个词计数递减。该

然后，反复进行下一个字节的操作。该控制器

停止传送数据时的字数寄存器

下佛罗里达州流入的或外部的EOP施加。

名字

基址寄存器

基地字数寄存器

当前地址寄存器

当前字数寄存器

SIZE

16-Bits

8-Bits

6-Bits

4-Bits

数

5MHz

2.50

1.67

0.63

8MHz

4.00

2.67

1.00

12.5MHz

6.25

4.17

1.56

单位

MB /秒

临时地址寄存器

临时字数注册

状态寄存器

命令寄存器

临时寄存器

图1 DMA传输速率

模式寄存器

屏蔽寄存器

申请注册

DMA操作

在一个系统中， 82C37A地址和控制输出和

数据总线引脚基本上并联连接的

系统总线。外部锁存器需要的上

地址字节。而处于非活动状态时，控制器的输出是在一个

高阻抗状态。当由一个DMA请求启动

和总线控制是由主机， 82C37A放弃

驱动总线，并产生控制信号，以

执行数据传输。通过执行该操作

四个DMA请求输入激活一个具有以前

图2. 82C37A内部寄存器

为了进一步了解82C37A操作，状态

通过每个时钟周期产生必须加以考虑。该

DMA控制器工作在两个大周期，活动和空闲。

在编程后，控制器通常是空闲的，直到

DMA请求发生在一个未屏蔽的频道，或软件

请求给定。那么82C37A将请求的控制

FN2967.2

2006年3月20日