CS5542
CS5543
22位，多通道
Σ
ADC芯片组
特点
描述
的CS5542 / CS5543芯片组被设计为一个COM
完整的电流测量数据采集系统。
该CS5542是一个22位， 2路， 5阶Delta显
马调制器。该CS5543是一款单芯片CMOS ， 8位
可以具有高达使用的信道的数字FIR滤波器设计
4 CS5542的形成一个8通道系统。该公
完整的系统可以级联多达1024
通道。
该系统支持22位的测量分辨率
与输出转换速率高达每通道1千赫。
JTAG边界扫描功能可方便
自测试的系统级。
潜在应用的CS5542 / CS5543系统
在环境监测，过程控制系统，
色彩感，光测量，化学分析仪
和光电二极管传感器的应用程序。
订购信息
CS5542-KL
0至70℃
CS5543-KL
0至70℃
28引脚PLCC
28引脚PLCC
l
Δ-Σ架构：
l
DC准确度（F
BW
= 250Hz的） ：
-
积分线性度： ± 0.001 ％ F.S.
-
微分线性度： ± 0.5 LSB的
-
RMS噪声： 1.1 pA的
RMS
-
± 400 nA至±2.5 μA满量程
-
五阶调制器
-
22位分辨率
l
引脚可选的输入范围：
l
8通道数字FIR滤波器
l
失调和增益的自校准
l
低功耗： 50毫瓦/通道的8路系统
VD1+GND1VD2+GND2VD3+GND3
倾覆
MCLK
FSYNC
PDN
C[2.0]
CAL [1：0 ]
TCK
TMS
TDI
TDO
3 DMODE [2 ：0]的
RST
CLKIN
FEGAIN
OE
DATSEL [3 ：0]的
4
VA +
REFGNDL
INL
VA- GNDL VD + DGND
五阶
Δ-Σ
调制器
左
通道
3
2
TEST
ACCESS
PORT
控制/排序功能
噪音校准
INR
REFGNDR
五阶
Δ-Σ
调制器
右
通道
FIR滤波器
iCal中
偏置/增益
注册
4
4
DATAIN [3 ：0]的
DATAOUT
[3:0]
BIAS
iCal中
调节器
MUX
DATACLK
FRAME
串行I / O
VREF + VREF- GNDR SEL0SEL1
CS5542
CS5543
本文档中包含的信息为新的产品。
Cirrus Logic公司保留修改本产品，恕不另行通知。
版权
Cirrus Logic公司，1997公司
（版权所有）
基本产品信息
Cirrus Logic公司，公司
晶半导体产品事业部
P.O.箱17847 ，奥斯汀，德克萨斯州78760
（ 512 ） 445 7222传真： （ 512 ） 445 7581
http://www.crystal.com
系统或ITEST
增益校准
系统失调
校准
数据解码
校准
化
和
数字
控制
逻辑
倾覆
PDN
MCLK
FSYNC
MDATA
CAL [1：0 ]
[3:0] 4
MDATA [3 ：0]的
C[2:0]
SEP 96
DS109PP2
1
CS5542 CS5543
模拟特性：
参数
特定网络版温度范围
准确性
满量程输入电流（双极）
CAPSIZE=0
CAPSIZE=1
动态范围
CAPSIZE=0
CAPSIZE=1
微分非线性
积分非线性
满量程误差
满量程漂移
系统失调校准范围
失调漂移
电源
消费
活跃
断电
50 ， 60赫兹电源抑制比： VA +和VA- （注1,6 ）
满量程电流= 400 nA的
60赫兹
500赫兹
满量程电流= 2500 nA的
60赫兹
500赫兹
-
-
1.88
15.3
-
-
NA / V
NA / V
-
-
1.85
13.5
-
-
NA / V
NA / V
-
-
-
-
-
待定
80
10
-
mW
mW
dB
（无失码）
（注1 ）
（注1 ）
（注2 ）
（注1 ）
（注3）
（注3）
（注4 ）
（注1 ）
（注5 ）
106
113
22
-
-
-
-
-
109
116
-
-
-
30
-
±0.3
-
-
-
0.001
0.1
-
10
-
dB
dB
位
％ FS
％ FS
PPM /°C的
％ FS
LSB /°C的
（注1 ）
（注1 ）
-
-
400
2500
-
-
nA
nA
(T
A
= 25°C ; VA + VD + = 5 V
±
5％ ; VA- = -5V
±
5％ ; GNDL ， GNDR ，
& DGND = 0V ， VREF + = 4V ， VREF- = -4 V ; MCLK频率的说明。 ）
民
0
典型值
-
最大
70
单位
°C
注：1.满量程电流在两个条件下进行测试：翻船= 0 （华助会= 1.6 pF）的MCLK与在1.024
MHz和翻船= 1 （华助会= 4.8 pF）的MCLK与在2.048兆赫。动态范围（信号 - 噪声）是
与101 Hz的正弦波电压驱动到5米测试
有470 pF的电容连接输入电阻
自INR或INL分别REFGNDR或REFGNDL ，测试每个调制器。的S / N和积分
非线性与翻船= 0 （华助会= 1.6 pF）的MCLK与在2.048 MHz和翻船= 1测试
（华助会= 4.8 pF）的MCLK与在1.024兆赫。
2.设计或特性保证。
使用CS5542 / CS5543结合了完整的校准过程后，三规范适用。漂移
说明书中仅是为了对CS5542 / CS5543 ，并且不包括漂移由于输入部件，所述
VREF的电压，或CLKIN的频率变化。
使用后， CS5542 / CS5543芯片组合4.规格仅适用于系统失调校准
输入失调电压校准已经完成，无需外部偏置施加到输入。
5. VA +和VA-用品应安静用品（见数据表文本）。电源的顺序是
非常重要的。在VA +和VA-用品应被应用到CS5542之前或同时作为
在VD +电源。
6.电源抑制与应用到每个供应100 MVP -P正弦波测试。见数据表
文本电源噪声的要求。
2
DS109PP2
CS5542 CS5543
SLOT6
（前
帧）
MCLK
SLOT7
（前
帧）
SLOT0
SLOT1
SLOT2
SLOT3
SLOT4
SLOT5
SLOT6
SLOT7
（ 2048× OWR ）
一帧
8通道
4 SLOT- PAIRS
FSYNC
（调制器
FS率）
CHIP ＃ 4 ACTIVE
（一帧）
CHIP ＃ 1 ACTIVE
插槽对＃ 1
CHIP ＃ 2 ACTIVE
插槽对＃ 2
CHIP ＃ 3 ACTIVE
插槽对＃ 3
CHIP ＃ 4 ACTIVE
插槽对＃ 4
MDATA3 ： 0
L
R
L
R
L
R
L
R
L
R
芯片间
HANDOFF点
CS5542帧定时概述
一个插槽
对
MCLK
MDATA [3 ：0]的
Hi-Z状态（注1 ）
左
数据
右
数据
Hi-Z状态（注1 ）
笔记
高阻状态显示为中间电平为仅清晰度。
总线电容通常会维持有效的逻辑一
高阻时的水平，直至下一个时隙对激活。
1
CS5542 MDATA3 - MDATA0输出时序特性
DS109PP2
3
CS5542 CS5543
CS5542 / CS5543系统切换特性：
(T
A
= 25 ° C， VD1 + =
参数
CS5542调制器时序
MCLK频率
MCLK占空比
FSYNC频率
FSYNC的建立之前MCLK的上升沿
后MCLK上升沿FSYNC保持时间
MCLK上升到MDATA [3：0 ]有效
MCLK上升到MDATA [3：0 ]高
MCLK下降到MDATA [ 3 ： 0 ]为Hi -Z
MCLK的下降沿到MDATA [3：0 ]活性
CS5543系统定时
CLKIN频率
CLKIN占空比
DATACLK频率
DATACLK占空比
FRAME上升到CLKIN上升
FRAME上升到下一个DATACLK上升
帧周期
CLKIN上升到MCLK上升
CLKIN下降到MCLK下降
CS5542 / CS5543接口
FSYNC期
MCLK下降到FSYNC上升沿或下降沿
CS5543到CS5543接口
DATACLK上升到DATAOUT有效
DATAIN建立时间之前DATACLK上升
DATAIN保持时间后DATACLK上升
20
21
22
0
15
65
15
15
ns
ns
ns
18
19
-
0
7.81
-
70
s
ns
（ 1 /时钟周期）
（ 1 /时钟周期）
9
10
11
12
13
14
15
16
17
0
0
1.024
40
3.072
40
20
20
1
50
50
-
-
-
-
2.048
60
6.144
60
兆赫
%
兆赫
%
ns
ns
ms
ns
ns
0
1
2
3
4
5
6
7
8
1.024
40
-
70
70
-
-
MCLK /
16
-
-
2.048
60
-
-
-
70
70
70
70
兆赫
%
Hz
ns
ns
ns
ns
ns
ns
数
民
典型值
最大
VD2 + VD3 = + = 5 V
±
5％ ; GND1 GND2 = = GND3 = 0 V ;对于时序参数： CLKIN = 2.048兆赫; DATACLK =
6.144兆赫; MCLK = 2.048兆赫;输出负载为50pF 。 ）
单位
4
DS109PP2
QQ：2880707522 复制
