【09/05/01勘误表： CS5376版本A（日期为一月'01参考CS5376数据手册的修订DS25】,IC型号CS5376,CS5376 PDF资料,CS5376经销商,ic,电子元器件-51电子网

09/05/01

勘误表： CS5376版本A

（日期为一月'01参考CS5376数据手册的修订DS256PP1 ）

介绍

该CS5376是一款低功耗多通道数字滤波器与集成系统外围设备。

它使用一个系数可编程的信号处理结构，以提供过滤最多

四

调制器。集成外设简化系统设计有缓冲

高速串行数据输出端口，适用于驱动测试测试比特流发生器

DAC ，通用I / O引脚为本地硬件控制，辅助主SPI模式

端口串行外围设备，并为边界扫描测试一个JTAG端口。此外，一个时钟

与同步块同步的CS5376到主机系统，以及一个时间破

控制器产生的输出数据流中的定时参考信息。

勘误1 ： “ SDTKI信号配时插入SD端口”第1页

勘误2 ： “ EEPROM配置装载机序言”第5页

1. SDTKI信号配时插入SD端口

过滤完成后，将各24位的输出样品加上一个8位的状态

字。这个32位的数据字被写入到一个8深的FIFO缓冲器，并随后被发送到

通过高速串行数据输出端口（ SD接口）的通信接口。在SD

端口可以以两种构型操作，以连续输出的配置，其中数据是

输出时立即准备好，或者数据输出所需的输出配置

仅当由所述通信控制器轮询。

连续输出SD端口配置

连续输出SD端口配置要求SDTKI引脚接收连续

上升沿。产生上升沿上SDTKI一个简单的方法是将它连接到一个4

MHz或速度较慢的系统时钟。每当输出数据是可从抽取

发动机，在SDTKI的上升沿启动一个SD接口的事务。

一旦一个SD接口的事务开始时， SDTKI信号必须被选通断，以确保没有上升

发生在事务期间边缘。为保证这一点的最简单方法是门SDTKI

输入信号通过使用一个与门的SDRDY输出信号。当一个SD接口

交易开始时， SDRDY信号为低电平由CS5376这将大门关闭

SDTKI输入。当SD港口交易完成后， SDRDY信号自动

返回高电平重新启用SDTKI输入。

CIRRUS LOGIC

P.O.箱17847 ，奥斯汀，德克萨斯州78760

（ 512 ） 445 7222传真：（ 512 ） 445 7581

http://www.cirrus.com

ER256A1

AUG 01

要求输出的SD端口配置

在使用中所要求的输出配置的SD接口，单个脉冲到SDTKI

引脚启动一个SD接口的事务。该脉冲是由一个控制器，调度产生

的数据到通信网络。因为数据是只有当所请求的

控制器准备好接收的CS5376和之间，本地数据缓冲的

不需要的通信网络。

当一个SD接口的交易完成后， SDTKO输出引脚自动生成

可触发的另一个CS5376的SDTKI销的脉冲。在这样一个脉冲'标记'

由通信控制器开始能够通过一系列的菊花链式连接

CS5376设备，启动SD接口的交易在每一个。最终CS5376 SDTKO输出

可以返回到控制器的信号的轮询周期的结束。

1.1勘误说明

在SD接口的时序约束时CS5376 REV A的初步测试发现

启动一个SD接口的交易信号， SDTKI ，需要具有一定的到达

定时相对于所述内部抽取发动机时钟。

1.2勘误解决

取决于如何将SD端口用于在一个设计中，无论是在连续输出

构或所需的输出配置，两个简单的方法可用来

解决的SDTKI时序约束。这两个解决方案使用一个倒置或MCLK

MCLK / 2信号，建立有效的时间为SDTKI上升沿。连续输出

配置的解决办法是用在CDB5372-76转A.0评估板。

连续输出SD端口配置

要使用连续输出SD接口，当解决了SDTKI时序约束

构，一个倒置的MCLK或MCLK / 2的时钟信号被用作为上升沿

源。对于使用FPGA ，倒MCLK或MCLK / 2信号设计相与

该SDRDY信号和连接到所述SDTKI输入，如图1中逆变器

和与门被编程到FPGA中，要求MCLK或MCLK / 2信号

和SDRDY信号被提供作为输入。

SDTKI

（引脚64 ）

SDRDY

（引脚61 ）

MCLK （引脚13 ）

或MCLK / 2 （引脚12 ）

FPGA

CS5376

图1.连续输出配置SDTKI变通使用FPGA

ER256A1

对于设计不包括一个FPGA ，分立元件都是必需的。数

所需的部件，通过使用在图2中此所示的结构最小化

配置仅需要一个单一的74HC00四2输入与非门。

CS537

SDTK

（引脚

SDRDY

（引脚

MCLK （引脚

或MCLK / 2

74HC0

未使用

采用离散逻辑各地图2.连续输出配置SDTKI工作

要求输出的SD端口配置

要使用请求的输出SD接口，当解决了SDTKI时序约束

构，一个倒置的MCLK或MCLK / 2信号被用来重新计算输入的

SDTKI脉冲。对于使用FPGA ，倒MCLK或MCLK / 2的设计是用来

时钟的D型触发器的SDTKI信号，如图3，该逆变器与倒装

发器被编程到FPGA中，要求MCLK或MCLK / 2信号和所述

SDTKI信号被提供作为输入。

CS5376

SDTKI

（引脚64 ）

SDTKI

（外部）

MCLK （引脚13 ）

或MCLK / 2 （引脚12 ）

CLK

FPGA

图3.请求的输出配置SDTKI变通使用FPGA

ER256A1

对于设计不包括一个FPGA ，分立元件都是必需的。所需

板的面积是由使用仙童TinyLogic或类似的部件最小化。该

在图4所示的配置需要一个TinyLogic NC7S14逆变器和一个

TinyLogic NC7SZ175 D型触发器。

CS5376

SDTKI

（引脚64 ）

SDTKI

（外部）

NC7SZ175

MCLK （引脚13 ）

或MCLK / 2 （引脚12 ）

CLK

NC7S14

采用离散逻辑各地图4.请求的输出配置SDTKI工作

评估板修改

在CDB5372-76转A.0评估板，连续输出标清口

配置被使用。捕捉+接口板包括使用一个FPGA

倒MCLK / 2信号，生成所述SDTKI信号，如图1中所示。

连接MCLK / 2信号捕捉+板，导线应在安装

回HDR36之间的CDB5372-76评估板，引脚1 （ MCLK / 2）， J5 ，销

18 （ CAPTURE PLUS ）。布线变化示于图5中。

HDR36

销1

18 PIN

CDB5372-76背面

图5.连续输出配置SDTKI工作四处CDB5372-76转A.0

ER256A1

2. EEPROM配置装载机序言

通过SPI 1的CS5376负载定义的系数及其它的配置信息

从任一微控制器或一配置EEPROM串行端口。引导销

输入选择CS5376负载如何，一个逻辑低电平选择协处理器的引导模式下使用

使用配置微控制器和逻辑高电平选择独立启动模式

EEPROM 。

在独立启动模式，配置信息从EEPROM中读取，并没有

微控制器是必需的。 EEPROM包含所有的配置信息

包括滤波器系数寄存器的设置，以及测试比特流数据。该CS5376预期

EEPROM编程开始时的内存位置为0x10 ，从0x00到的字节

为0x0F定义用于制造标头信息。

2.1勘误说明

当使用一个错误被发现了CS5376 REV A的内部引导加载程序

EEPROM加载配置信息。

2.2勘误解决

当创建一个配置EEPROM ，后续的数据字节必须被写为

初始配置数据，启动时的位置为0x10和0x28的位置结束。这

数据的字节顺序激活内部校正的EEPROM加载程序错误。

0C 00 10 00 CE D3 10 00 00 01 00 00 00 00 10 00 FF FF FF 7F FF FF 80 00 00

普通EEPROM命令和数据值将遵循这些数据在加载字节

EEPROM ，作为记录在CS5376数据表开始， EEPROM存储器位置

0x29.

如果有这方面信息有任何疑问，

详情请咨询：（ datacq@crystal.cirrus.com ）

ER256A1