CS4953xx数据表

特点

多标准32位音频解码和后期

处理

骨架

在ROM中的应用程序库

杜比数字

EX ，杜比

定向逻辑

IIx技术，杜比耳机

,

DOLBY

虚拟扬声器

- DTS- ES 96/24

， DTS-ES

离散6.1 ， DTS- ES

矩阵6.1 ，

DTS ： Neo6

- AAC 多声道5.1

- SRS

CS2

和TSXT

—

—

—

—

谢谢

Ultra2

，谢谢

ReEQ

Cirrus的原始多声道环绕声（ COMS ）

纵横制混频器，信号发生器

先进的后处理器包括： 7.1Bass经理，音

控制， 12波段参数均衡器，延时， 1 ： 2上采样器

32位音频解码器DSP系列

采用双DSP引擎技术

该CS4953xx DSP系列的的增强版本

CS495XX DSP系列具有更高的整体性能和

降低系统成本。该CS4953xx包括所有主流

在片内ROM的音频处理代码。这样可以节省外部

存储器，用于存储代码。此外，该集约解码

杜比数字任务

环绕EX

，AAC多通道

DTS - ES 96/24 ， THX Ultra2影院和杜比耳机

可以在不采用外部代价来实现

SDRAM内存。对于较大的内部存储器比

CS495XX的CS49531x被设计成支持多达150毫秒

每口形同步延迟通道。拥有150 MHz的内部时钟

速度， CS4953xx支持最苛刻的后

处理要求。它也被设计为容易

升级换代。客户目前使用的CS495XX可以

升级到CS4953xx轻微的硬件和软件

变化。

微软

HDCD

骨架

应用下载

- 汤姆逊MP3环绕

- 内部DSD到PCM转换

多达12通道的32位串行音频输入

6通道DSD输入

16通道×32位PCM输出有以下两种192千赫S / PDIF

TX （ 144引脚封装）或者一个192千赫S / PDIF的Tx （ 128针

包）

两个SPI

/I

2

C

，一个并口和一个UART端口

客户软件安全密钥

大容量片上X， Y和程序RAM & ROM

SDRAM和串行/并行闪存支持

PR

EL

IM

串行

控制1

串行

控制2

12章。音频输入/

6章。在SACD

32-bit

DSP的

X

S / PDIF

S / PDIF

IN

AR

Y

订购信息

并行

控制

UART

GPIO

D

M

A

P

32-bit

DSP B

X

Y

Y

分机。内存控制器

SEE

第31页

订购信息

DEBUG

STC

TMR1

TMR2

P

16通道PCM

音频输出

PLL

基本产品信息

本文档中包含的信息为新的产品。

Cirrus Logic公司保留修改本产品，恕不另行通知。

2008年6月

DS705PP2

Copyright 2008年的Cirrus Logic公司

http://www.cirrus.com

CS4953xx数据表

32位音频解码器DSP系列

目录

1.文档策略...........................................................................................................4

2.概述....................................................................................................................................4

2.1从CS495XX （ 2 ）迁移到CS4953xx ....................................... .............................................. 4

2.2许可.................................................................................................................................................. 4

3.代码叠加...........................................................................................................................5

4.硬件功能说明............................................. .............................................. 7

4.1 DSP核心................................................................................................................................................. 7

4.1.1 DSP存储器...............................................................................................................................7

4.1.2 DMA控制器............................................................................................................................7

4.2片上DSP外设......................................................................................................................... 8

4.2.1数字音频输入接口（ DAI ） .......................................................................................................8

4.2.2数字音频输出端口（ DAO ） ........................................ .................................................. 8 ........

4.2.3串行控制端口1 & 2（I

2

C

或SPI

) .....................................................................................8

4.2.4并行控制端口....................................................................................................................8

4.2.5外部存储器接口..........................................................................................................8

4.2.6 GPIO ............................................................................................................................................8

4.2.7基于PLL的时钟发生器........................................................................................................8

4.3 DSP的I / O说明................................................................................................................................. 9

4.3.1复用引脚..........................................................................................................................9

4.3.2终止要求...........................................................................................................9

4.3.3垫............................................................................................................................................9

4.4应用程序代码安全........................................................................................................................ 9

5.特征和规格............................................. .......................................... 10

5.1绝对最大额定值.................................................................................................................... 10

5.2推荐工作条件.............................................. .................................................. .... 10

5.3数字直流特性...................................................................................................................... 10

5.4电源特性................................................................................................................ 11

5.5热数据（ 144 LQFP ） ...................................................................................................................... 11

5.6热数据（ 128 LQFP ） ...................................................................................................................... 11

5.7开关特征 - RESET ....................................................................................................... 11

5.8开关特性 - XTI ............................................................................................................ 12

5.9开关特性 - 内部时钟............................................ ................................................ 13

5.10开关特性 - 串行控制端口 - SPI从机模式。 .................................................. .. 14

5.11开关特性 - 串行控制端口 - SPI主模式....................................... ............ 15

5.12开关特性 - 串行控制端口 - 我

2

C从模式............................................... ....... 16

5.13开关特性 - 串行控制端口 - 我

2

主控模式下............................................... ..... 17

5.14开关特性 - 并行控制端口 - 英特尔

从模式.............................................. 18

5.15开关特性 - 并行控制端口 - 摩托罗拉

从模式....................................... 20

5.16开关特性 - UART ...................................................................................................... 22

5.17开关特性 - 数字音频从输入端口......................................... ........................ 23

5.18开关特性 - 从DSD输入端口.......................................... .................................. 24

5.19开关特性 - 数字音频输出端口.......................................... .............................. 24

5.20开关特性 - 外部存储器接口 - 闪光模式........................................ ....... 26

5.21开关特性 - SDRAM接口............................................ ........................................ 28

PR

EL

IM

2

6.订购信息..............................................................................................................31

7.环境，制造， &处理信息......................................... ........... 31

8.器件的引脚图.........................................................................................................32

8.1 128引脚LQFP封装引脚排列图............................................................................................................... 32

Copyright 2008年的Cirrus Logic公司

DS705PP2

IN

AR

Y

CS4953xx数据表

32位音频解码器DSP系列

8.2 144引脚LQFP封装引脚排列图............................................................................................................... 33

9.包装机械制图............................................. ................................................. 34

9.1 128引脚LQFP封装图............................................................................................................ 34

9.2 144引脚LQFP封装.......................................................................................................................... 35

10.修订历史记录....................................................................................................................36

图列表

图1.复位时序........................................................................................................................................12

图2. XTI时序..............................................................................................................................................12

图3.串口控制端口 - SPI从机模式时序....................................... .................................................. 0.14

图4.串行控制端口 - SPI主模式时序....................................... ................................................. 15

图5.串行控制端口 - 我

2

I2C从模式时序.............................................. ............................................ 16

图6.串行控制端口 - 我

2

C中间模式时序.............................................. .......................................... 17

图7.并行控制端口 - 英特尔

模式读周期............................................... ....................................... 19

图8.并行控制端口 - 英特尔模式写周期....................................... ................................................. 19

图9.并行控制端口 - 摩托罗拉

模式读周期时序.............................................. ..................... 21

图10.并行控制端口 - 摩托罗拉模式写周期时序...................................... ............................. 21

图11. UART时序........................................................................................................................................22

图12.数字音频输入（DAI ）端口时序图...................................... ............................................... 23

图13.直接数字流 - 串行音频输入时序....................................... ........................................... 24

图14.数字音频端口时序， MCLK主模式....................................... ............................................. 25

图15.外部存储器接口 - 闪存写入周期定时....................................... .................................. 27

图16.外部存储器接口 - Flash读周期时序....................................... ................................. 27

图17.外部存储器接口 - SDRAM突发读周期....................................... ................................ 29

图18.外部存储器接口 - SDRAM突发写周期....................................... ................................ 29

图19.外部存储器接口 - SDRAM自动刷新周期....................................... ............................. 30

图20.外部存储器接口 - SDRAM的加载模式寄存器周期...................................... .................. 30

图21. 128引脚LQFP封装引脚输出图纸............................................................................................................32

图22. 144引脚LQFP封装引脚输出图纸............................................................................................................33

图23. 128引脚LQFP封装图.........................................................................................................34

图24. 144引脚LQFP封装图.........................................................................................................35

PR

EL

IM

表格清单

DS705PP2

表1. CS4953xx相关文档。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 4

表2.设备和固件选择指南。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 6

表3. CS495303 DSP的内存大小。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 7

表4. CS495313 DSP的内存大小。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 7

表5.订购信息。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 31

表6.环境，制造， &处理信息。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 31

表7. 128引脚LQFP封装特性。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 34

表8. 144引脚LQFP封装特性。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 35

Copyright 2008年的Cirrus Logic公司

IN

AR

Y

3

CS4953xx数据表

32位音频解码器DSP系列

1.文档策略

该

CS4953xx数据表

描述CS4953xx家族的多声道音频解码器。本文档

评估或设计围绕一个系统时，应配合使用了下列文件

CS4953xx系列处理器。

表1. CS4953xx相关文档

文件名称

CS4953xx数据表

CS4953xx硬件用户手册

本文档

包括详细的系统设计，包括信息

典型的连接图，引导程序，引脚

描述，等等

包括固件的详细设计信息

包括信号处理流程图和控制

API信息

描述

AN288 - CS4953xx固件用户手册

目标受众为

CS4953xx数据表

是系统的PCB设计，单片机编程器，以及

质量控制工程师。

2.概述

该CS4953xx DSP系列，与Cirrus Logic的全面的音频处理算法库一起，

让下一代音频解决方案的开发。 Cirrus Logic还提供数字浩如烟海

接口产品，音频转换器，以及ARM

处理器，以满足您的音频系统级设计

要求。

有在CS4953xx DSP系列两个设备。该CS495303和CS495313被分化

内部存储器大小和DSP固件。该CS495303可在一个128引脚QFP封装，

CS495313是在任何一个128针或144引脚QFP封装。的音频处理功能

CS495313是在CS495303可用音频功能的超集。请参阅

表2第6页

为

每个器件的速度和固件的功能。

PR

EL

IM

2.1从CS495XX （ 2）连接到CS4953xx迁移

该CS4953xx旨在提供从CS495XX （ 2 ）一个简单的升级路径。虽然144针

这两个设备的版本，是相对于外部系统连接几乎是相同的，也有一些

小的差异硬件设计师应该知道的：

在CS4953xx PLL电源电压是在CS495XX （2） 3.3V与1.8V。

使用CS4953xx而非CS495XX （2）当PLL滤波器的拓扑结构是简单的。

该CS4953xx增加了6声道DSD输入支持。

该CS4953xx增加了对音频输入和输出端口的TDM模式的支持。

该CS4953xx不支持外部SRAM的工作。

该CS4953xx外部SDRAM总线速度固定在150兆赫与120 MHz的最大总线速度为

CS495XX （2） 。一些固件模块还支持75 MHz的CS4953xx SDRAM总线速度。请参考

以AN288了解详细信息。

该CS4953xx CLKOUT引脚输出XTALI或XTALI / 2 。该CS495XX （ 2 ）只能输出XTALI 。

2.2许可

许可证要求的所有的第三方音频解码/处理算法下面列出，包括

应用笔记。请联系您当地的Cirrus销售代表了解更多信息。

4

Copyright 2008年的Cirrus Logic公司

IN

AR

Y

的范围

CS4953xx数据表

是CS4953xx家族的主要硬件规格

设备。这包括硬件的功能，特性数据，引脚和封装信息。

DS705PP2

CS4953xx数据表

32位音频解码器DSP系列

3.代码叠加

的软件套件可用于CS4953xx家族由操作系统（ OS）和库的

覆盖。在覆盖被分为三大类所谓的解码器，中秋节处理器和后

处理器。所有软件组件的定义如下：

1. OS /内核 - 囊括所有非音频处理任务，包括从外部存储器加载数据，

处理主机的消息，称音频处理子程序，错误隐藏等。

2.解码器 - 在任何模块，最初写入数据到音频I / O缓冲器，例如AC-3的

，DTS， PCM等所有

下面列出的解码/处理算法要求交付PCM或IEC61937包装，压缩数据

通过I

2

S-或LJ-格式化的数字音频到CS4953xx 。

3.中端处理器 - 用于处理音频I / O缓冲区的PCM数据就地后置之前的任何模块

处理器。一般来说，这些模块改变在音频有效信道的数目的I / O缓冲

通过像虚拟化（ N 2通道）或矩阵解码（ 2个N通道）的过程。例子是杜比

定向逻辑IIx技术和DTS NEO： 6 。

4.后置处理器 - 用于处理音频I / O缓冲区的PCM数据就地半山处理器之后的任何模块。

例子有低音管理，音频管理器，音调控制，均衡，延时，客户定制的效果，杜比

耳机/虚拟扬声器等。

叠加结构降低了重新配置时， DSP处理变化所需要的时间

要求。每个覆盖可以独立地被重新加载，而不会干扰其它覆盖。例如，

当选择了新的解码器，操作系统，中，后处理器不需要重新加载 - 只

新的解码器（用于其它覆盖也是如此） 。

表2

下面列出了可用的固件基于设备的选择。请参考AN288

CS4953xx固件

用户手册

对应用代码和Cirrus框架最新上市

可用的模块。

PR

EL

IM

DS705PP2

Copyright 2008年的Cirrus Logic公司

IN

AR

Y

5

CS4953xx数据表

特点

多标准32位音频解码和后期

处理

骨架

在ROM中的应用程序库

杜比数字

EX ，杜比

定向逻辑

IIx技术，杜比

耳机

杜比

虚拟扬声器

- DTS- ES 96/24

， DTS-ES

离散6.1 ， DTS- ES

矩阵6.1 ， DTS ： Neo6

AAC

5.1多声道

- SRS

CS2

和TSXT

—

—

—

—

谢谢

Ultra2

，谢谢

ReEQ

Cirrus的原始多声道环绕声（ COMS ）

纵横制混频器，信号发生器

先进的后处理器包括： 7.1Bass

经理，音调控制， 12波段参数均衡器，

延时， 1 ： 2上采样器

32位音频解码器DSP系列

采用双DSP引擎技术

大容量片上X， Y和程序RAM & ROM

SDRAM和串行闪存支持

该CS4953xx DSP系列的的增强版本

CS495XX DSP系列具有更高的整体性能和

降低系统成本。该CS4953xx包括所有主流

在片内ROM的音频处理代码。这样可以节省外部

存储器，用于存储代码。此外，该集约解码

杜比数字任务

环绕EX

，AAC多通道

DTS - ES 96/24 ， THX Ultra2影院和杜比耳机

可以在不采用外部代价来实现

SDRAM内存。

对于较大的内部存储器比CS495XX时，

CS49531x被设计为支持每通道高达150毫秒

对口形同步延迟。拥有150 MHz的内部时钟速度，

CS4953xx支持要求最苛刻的后处理

要求。它的设计也便于升级。

目前使用的CS495XX可以升级到客户

CS4953xx轻微的硬件和软件的变化。

微软

HDCD

骨架

应用下载

- 汤姆逊MP3环绕

- 内部DSD到PCM转换

多达12通道的32位串行音频输入

6通道DSD输入

16通道×32位PCM输出有以下两种192千赫S / PDIF

TX （ 144引脚封装）或者一个192千赫S / PDIF的Tx （ 128针

包）

PR

EL

IM

串行

控制1

串行

控制2

12章。音频输入/

6章。在SACD

32-bit

DSP的

X

S / PDIF

S / PDIF

两个SPI

/I

2

C

，一个并口和一个UART端口

客户软件安全密钥

IN

AR

Y

订购信息

并行

控制

UART

GPIO

D

M

A

P

32-bit

DSP B

X

Y

Y

分机。内存控制器

SEE

第28页

有关订购信息。

DEBUG

STC

TMR1

TMR2

P

16通道PCM

音频输出

PLL

基本产品信息

本文档中包含的信息为新的产品。

Cirrus Logic公司保留修改本产品，恕不另行通知。

版权所有2008 Cirrus Logic公司，

SEP 08

DS705PP3

http://www.cirrus.com

CS4953xx数据表

32位音频解码器DSP系列

目录

1.文档策略...........................................................................................................4

2.概述....................................................................................................................................4

2.1从CS495XX （ 2 ）迁移到CS4953xx ....................................... .............................................. 4

2.2许可.................................................................................................................................................. 4

3.代码叠加...........................................................................................................................5

4.硬件功能说明............................................. .............................................. 7

4.1 DSP核心................................................................................................................................................. 7

4.1.1 DSP存储器...............................................................................................................................7

4.1.2 DMA控制器............................................................................................................................7

4.2片上DSP外设......................................................................................................................... 8

4.2.1数字音频输入接口（ DAI ） .......................................................................................................8

4.2.2数字音频输出端口（ DAO ） ........................................ .................................................. 8 ........

4.2.3串行控制端口1 & 2（I

2

C

或SPI

) .....................................................................................8

4.2.4并行控制端口....................................................................................................................8

4.2.5外部存储器接口..........................................................................................................8

4.2.6 GPIO ............................................................................................................................................8

4.2.7基于PLL的时钟发生器........................................................................................................8

4.3 DSP的I / O说明................................................................................................................................. 8

4.3.1复用引脚..........................................................................................................................8

4.3.2终止要求...........................................................................................................9

4.3.3垫............................................................................................................................................9

4.4应用程序代码安全........................................................................................................................ 9

5.特征和规格............................................. .......................................... 10

5.1绝对最大额定值.................................................................................................................... 10

5.2推荐工作条件.............................................. .................................................. .... 10

5.3数字直流特性...................................................................................................................... 10

5.4电源特性................................................................................................................ 11

5.5热数据（ 144 LQFP ） ...................................................................................................................... 11

5.6热数据（ 128 LQFP ） ...................................................................................................................... 11

5.7开关特征 - RESET ....................................................................................................... 11

5.8开关特性 - XTI ............................................................................................................ 12

5.9开关特性 - 内部时钟............................................ ................................................ 13

5.10开关特性 - 串行控制端口 - SPI从机模式。 .................................................. .. 14

5.11开关特性 - 串行控制端口 - SPI主模式....................................... ............ 15

5.12开关特性 - 串行控制端口 - 我

2

C从模式............................................... ....... 16

5.13开关特性 - 串行控制端口 - 我

2

主控模式下............................................... ..... 17

5.14开关特性 - 并行控制端口 - 英特尔

从模式.............................................. 18

5.15开关特性 - 并行控制端口 - 摩托罗拉

从模式....................................... 20

5.16开关特性 - UART ...................................................................................................... 22

5.17开关特性 - 数字音频从输入端口......................................... ........................ 23

5.18开关特性 - 从DSD输入端口.......................................... .................................. 24

5.19开关特性 - 数字音频输出端口.......................................... .............................. 24

5.20开关特性 - SDRAM接口............................................ ........................................ 25

PR

EL

IM

2

6.订购信息..............................................................................................................28

7.环境，制造和操作信息......................................... ....... 28

8.器件的引脚图.........................................................................................................29

8.1 128引脚LQFP封装引脚排列图............................................................................................................... 29

8.2 144引脚LQFP封装引脚排列图...............................................................................................................三十

版权所有2008 Cirrus Logic公司

DS705PP3

IN

AR

Y

CS4953xx数据表

32位音频解码器DSP系列

9.包装机械制图............................................. ................................................. 31

9.1 128引脚LQFP封装图............................................................................................................ 31

9.2 144引脚LQFP封装图............................................................................................................ 32

10.修订历史记录....................................................................................................................33

图列表

图1.复位时序........................................................................................................................................12

图2. XTI时序..............................................................................................................................................12

图3.串口控制端口 - SPI从机模式时序....................................... .................................................. 0.14

图4.串行控制端口 - SPI主模式时序....................................... ................................................. 15

图5.串行控制端口 - 我

2

I2C从模式时序.............................................. ............................................ 16

图6.串行控制端口 - 我

2

C中间模式时序.............................................. .......................................... 17

图7.并行控制端口 - 英特尔

模式读周期............................................... ....................................... 19

图8.并行控制端口 - 英特尔模式写周期....................................... ................................................. 19

图9.并行控制端口 - 摩托罗拉

模式读周期时序.............................................. ..................... 21

图10.并行控制端口 - 摩托罗拉模式写周期时序...................................... ............................. 21

图11. UART时序........................................................................................................................................22

图12.数字音频输入（DAI ）端口时序图...................................... ............................................... 23

图13.直接数字流 - 串行音频输入时序....................................... ........................................... 24

图14.数字音频端口时序， MCLK主模式....................................... ............................................. 25

图15.外部存储器接口 - SDRAM突发读周期....................................... ................................ 26

图16.外部存储器接口 - SDRAM突发写周期....................................... ................................ 26

图17.外部存储器接口 - SDRAM自动刷新周期....................................... ............................. 27

图18.外部存储器接口 - SDRAM的加载模式寄存器周期...................................... .................. 27

图19. 128引脚LQFP封装引脚输出图纸............................................................................................................29

图20. 144引脚LQFP封装引脚输出图纸............................................................................................................30

图21. 128引脚LQFP封装图.........................................................................................................31

图22. 144引脚LQFP封装图.........................................................................................................32

PR

EL

IM

表格清单

DS705PP3

表1. CS4953xx相关文档。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 4

表2.设备和固件选择指南。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 6

表3. CS495303 DSP的内存大小。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 7

表4. CS495313 DSP的内存大小。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 7

表5.订购信息。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 28

表6.环境，制造和操作信息。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 28

表7. 128引脚LQFP封装特性。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 31

表8. 144引脚LQFP封装特性。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 32

IN

AR

Y

版权所有2008 Cirrus Logic公司

3

CS4953xx数据表

32位音频解码器DSP系列

1.文档策略

该

CS4953xx数据表

描述CS4953xx家族的多声道音频解码器。本文档

评估或设计围绕一个系统时，应配合使用了下列文件

CS4953xx系列处理器。

表1. CS4953xx相关文档

文件名称

CS4953xx数据表

CS4953xx硬件用户手册

本文档

包括详细的系统设计，包括信息

典型的连接图，引导程序，引脚

描述，等等

包括固件的详细设计信息

包括信号处理流程图和控制

API信息

描述

AN288 - CS4953xx固件用户手册

目标受众为

CS4953xx数据表

是系统的PCB设计，单片机编程器，以及

质量控制工程师。

2.概述

该CS4953xx DSP系列，与Cirrus Logic的全面的音频处理算法库一起，

让下一代音频解决方案的开发。 Cirrus Logic还提供数字浩如烟海

接口产品，音频转换器，以及ARM

处理器，以满足您的音频系统级设计

要求。

有在CS4953xx DSP系列两个设备。该CS495303和CS495313被分化

内部存储器大小和DSP固件。该CS495303可在一个128引脚QFP封装，

CS495313是在任何一个128针或144引脚QFP封装。的音频处理功能

CS495313是在CS495303可用音频功能的超集。请参阅

表2第6页

为

每个器件的速度和固件的功能。

PR

EL

IM

2.1从CS495XX （ 2）连接到CS4953xx迁移

该CS4953xx旨在提供从CS495XX （ 2 ）一个简单的升级路径。虽然144针

这两个设备的版本，是相对于外部系统连接几乎是相同的，也有一些

小的差异硬件设计师应该知道的：

在CS4953xx PLL电源电压是在CS495XX （2） 3.3V与1.8V。

使用CS4953xx而非CS495XX （2）当PLL滤波器的拓扑结构是简单的。

该CS4953xx增加了6声道DSD输入支持。

该CS4953xx增加了对音频输入和输出端口的TDM模式的支持。

该CS4953xx不支持外部SRAM的工作。

该CS4953xx外部SDRAM总线速度固定在150兆赫与120 MHz的最大总线速度为

CS495XX （2） 。一些固件模块还支持75 MHz的CS4953xx SDRAM总线速度。请参考

以AN288了解详细信息。

该CS4953xx CLKOUT引脚输出XTALI或XTALI / 2 。该CS495XX （ 2 ）只能输出XTALI 。

2.2许可

许可证要求的所有的第三方音频解码/处理算法下面列出，包括

应用笔记。请联系您当地的Cirrus销售代表了解更多信息。

4

IN

AR

Y

版权所有2008 Cirrus Logic公司

的范围

CS4953xx数据表

是CS4953xx家族的主要硬件规格

设备。这包括硬件的功能，特性数据，引脚和封装信息。

DS705PP3

CS4953xx数据表

32位音频解码器DSP系列

3.代码叠加

的软件套件可用于CS4953xx家族由操作系统（ OS）和库的

覆盖。在覆盖被分为三大类所谓的解码器，中秋节处理器和后

处理器。所有软件组件的定义如下：

1. OS /内核 - 囊括所有非音频处理任务，包括从外部存储器加载数据，

处理主机的消息，称音频处理子程序，错误隐藏等。

2.解码器 - 在任何模块，最初写入数据到音频I / O缓冲器，例如AC-3的

，DTS， PCM等所有

下面列出的解码/处理算法要求交付PCM或IEC61937包装，压缩数据

通过I

2

S-或LJ-格式化的数字音频到CS4953xx 。

3.中端处理器 - 用于处理音频I / O缓冲区的PCM数据就地后置之前的任何模块

处理器。一般来说，这些模块改变在音频有效信道的数目的I / O缓冲

通过像虚拟化（ N 2通道）或矩阵解码（ 2个N通道）的过程。例子是杜比

定向逻辑IIx技术和DTS NEO： 6 。

4.后置处理器 - 用于处理音频I / O缓冲区的PCM数据就地半山处理器之后的任何模块。

例子有低音管理，音频管理器，音调控制，均衡，延时，客户定制的效果，杜比

耳机/虚拟扬声器等。

叠加结构降低了重新配置时， DSP处理变化所需要的时间

要求。每个覆盖可以独立地被重新加载，而不会干扰其它覆盖。例如，

当选择了新的解码器，操作系统，中，后处理器不需要重新加载 - 只

新的解码器（用于其它覆盖也是如此） 。

表2

下面列出了可用的固件基于设备的选择。请参考AN288

CS4953xx固件

用户手册

对应用代码和Cirrus框架最新上市

可用的模块。

PR

EL

IM

DS705PP3

版权所有2008 Cirrus Logic公司

IN

AR

Y

5

CS4953xx数据表

特点

多标准32位音频解码和后期

处理

骨架

在ROM中的应用程序库

杜比数字

EX ，杜比

定向逻辑

IIx技术，杜比

耳机

杜比

虚拟扬声器

- DTS- ES 96/24

， DTS-ES

离散6.1 ， DTS- ES

矩阵6.1 ， DTS ： Neo6

AAC

5.1多声道

- SRS

CS2

和TSXT

—

—

—

—

谢谢

Ultra2

，谢谢

ReEQ

Cirrus的原始多声道环绕声（ COMS ）

纵横制混频器，信号发生器

先进的后处理器包括： 7.1Bass

经理，音调控制， 12波段参数均衡器，

延时， 1 ： 2上采样器

32位音频解码器DSP系列

采用双DSP引擎技术

大容量片上X， Y和程序RAM & ROM

SDRAM和串行闪存支持

该CS4953xx DSP系列的的增强版本

CS495XX DSP系列具有更高的整体性能和

降低系统成本。该CS4953xx包括所有主流

在片内ROM的音频处理代码。这样可以节省外部

存储器，用于存储代码。此外，该集约解码

杜比数字任务

环绕EX

，AAC多通道

DTS - ES 96/24 ， THX Ultra2影院和杜比耳机

可以在不采用外部代价来实现

SDRAM内存。

对于较大的内部存储器比CS495XX时，

CS49531x被设计为支持每通道高达150毫秒

对口形同步延迟。拥有150 MHz的内部时钟速度，

CS4953xx支持要求最苛刻的后处理

要求。它的设计也便于升级。

目前使用的CS495XX可以升级到客户

CS4953xx轻微的硬件和软件的变化。

微软

HDCD

骨架

应用下载

- 汤姆逊MP3环绕

- 内部DSD到PCM转换

多达12通道的32位串行音频输入

6通道DSD输入

16通道×32位PCM输出有以下两种192千赫S / PDIF

TX （ 144引脚封装）或者一个192千赫S / PDIF的Tx （ 128针

包）

PR

EL

IM

串行

控制1

串行

控制2

12章。音频输入/

6章。在SACD

32-bit

DSP的

X

S / PDIF

S / PDIF

两个SPI

/I

2

C

，一个并口和一个UART端口

客户软件安全密钥

IN

AR

Y

订购信息

并行

控制

UART

GPIO

D

M

A

P

32-bit

DSP B

X

Y

Y

分机。内存控制器

SEE

第28页

有关订购信息。

DEBUG

STC

TMR1

TMR2

P

16通道PCM

音频输出

PLL

基本产品信息

本文档中包含的信息为新的产品。

Cirrus Logic公司保留修改本产品，恕不另行通知。

版权所有2009 Cirrus Logic公司，

七月'09

DS705PP5

http://www.cirrus.com

CS4953xx数据表

32位音频解码器DSP系列

目录

1.文档策略...........................................................................................................4

2.概述....................................................................................................................................4

2.1迁移从CS4953x3到CS4953x4 ............................................ .................................................. 5 .....

2.2许可..................................................................................................................................................五

3.代码叠加...........................................................................................................................5

4.硬件功能说明............................................. .............................................. 7

4.1 DSP核心................................................................................................................................................. 7

4.1.1 DSP存储器...............................................................................................................................7

4.1.2 DMA控制器............................................................................................................................7

4.2片上DSP外设......................................................................................................................... 8

4.2.1数字音频输入接口（ DAI ） .......................................................................................................8

4.2.2数字音频输出端口（ DAO ） ........................................ .................................................. 8 ........

4.2.3串行控制端口1 & 2（I

2

C

或SPI

) .....................................................................................8

4.2.4并行控制端口....................................................................................................................8

4.2.5外部存储器接口..........................................................................................................8

4.2.6 GPIO ............................................................................................................................................8

4.2.7基于PLL的时钟发生器........................................................................................................8

4.3 DSP的I / O说明................................................................................................................................. 8

4.3.1复用引脚..........................................................................................................................8

4.3.2终止要求...........................................................................................................9

4.3.3垫............................................................................................................................................9

4.4应用程序代码安全........................................................................................................................ 9

5.特征和规格............................................. .......................................... 10

5.1绝对最大额定值.................................................................................................................... 10

5.2推荐工作条件.............................................. .................................................. .... 10

5.3数字直流特性...................................................................................................................... 10

5.4电源特性................................................................................................................ 11

5.5热数据（ 144引脚LQFP ） ................................................................................................................ 11

5.6热数据（ 128引脚LQFP ） ................................................................................................................ 11

5.7开关特征 - RESET ....................................................................................................... 11

5.8开关特性 - XTI ............................................................................................................ 12

5.9开关特性 - 内部时钟............................................ ................................................ 13

5.10开关特性 - 串行控制端口 - SPI从机模式。 .................................................. .. 14

5.11开关特性 - 串行控制端口 - SPI主模式....................................... ............ 15

5.12开关特性 - 串行控制端口 - 我

2

C从模式............................................... ....... 16

5.13开关特性 - 串行控制端口 - 我

2

主控模式下............................................... ..... 17

5.14开关特性 - 并行控制端口 - 英特尔

从模式.............................................. 18

5.15开关特性 - 并行控制端口 - 摩托罗拉

从模式....................................... 20

5.16开关特性 - UART ...................................................................................................... 22

5.17开关特性 - 数字音频从输入端口......................................... ........................ 23

5.18开关特性 - 从DSD输入端口.......................................... .................................. 24

5.19开关特性 - 数字音频输出端口.......................................... .............................. 24

5.20开关特性 - SDRAM接口............................................ ........................................ 25

PR

EL

IM

2

6.订购信息..............................................................................................................28

7.环境，制造和操作信息......................................... ....... 29

8.器件的引脚图.........................................................................................................30

8.1 128引脚LQFP封装引脚图（ CS495303 / CS495313 ） ..................................... ................................. 30

8.2 128引脚LQFP封装引脚图（ CS495304 / CS495314 ） ..................................... ................................. 31

版权所有2009 Cirrus Logic公司

DS705PP5

IN

AR

Y

CS4953xx数据表

32位音频解码器DSP系列

8.3 144引脚LQFP封装引脚图（ CS495313 ） ........................................ ................................................. 32

9.包装机械制图............................................. ................................................. 33

9.1 128引脚LQFP封装图............................................................................................................ 33

9.2 144引脚LQFP封装图............................................................................................................ 34

10.修订历史记录....................................................................................................................35

图列表

图1.复位时序........................................................................................................................................12

图2. XTI时序..............................................................................................................................................12

图3.串口控制端口 - SPI从机模式时序....................................... .................................................. 0.14

图4.串行控制端口 - SPI主模式时序....................................... ................................................. 15

图5.串行控制端口 - 我

2

I2C从模式时序.............................................. ............................................ 16

图6.串行控制端口 - 我

2

C中间模式时序.............................................. .......................................... 17

图7.并行控制端口 - 英特尔

模式读周期............................................... ....................................... 19

图8.并行控制端口 - 英特尔模式写周期....................................... ................................................. 19

图9.并行控制端口 - 摩托罗拉

模式读周期时序.............................................. ..................... 21

图10.并行控制端口 - 摩托罗拉模式写周期时序...................................... ............................. 21

图11. UART时序........................................................................................................................................22

图12.数字音频输入（DAI ）端口时序图...................................... ............................................... 23

图13.直接数字流 - 串行音频输入时序....................................... ........................................... 24

图14.数字音频端口时序， MCLK主模式....................................... ............................................. 25

图15.外部存储器接口 - SDRAM突发读周期....................................... ................................ 26

图16.外部存储器接口 - SDRAM突发写周期....................................... ................................ 26

图17.外部存储器接口 - SDRAM自动刷新周期....................................... ............................. 27

图18.外部存储器接口 - SDRAM的加载模式寄存器周期...................................... .................. 27

图19. 128引脚LQFP封装引脚输出图纸（ CS495303 / CS495313 ） ................................. .................................... 30

图20. 128引脚LQFP封装引脚输出图纸（ CS495304 / CS495314 ） ................................. .................................... 31

图21. 144引脚LQFP封装引脚输出图纸（ CS495313 ） .................................... .................................................. ..32

图22. 128引脚LQFP封装图.........................................................................................................33

图23. 144引脚LQFP封装图.........................................................................................................34

PR

EL

IM

表格清单

DS705PP5

表1. CS4953xx相关文档。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 4

表2.设备和固件选择指南。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 6

表3. CS49530x DSP的内存大小。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 7

表4. CS49531x DSP的内存大小。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 7

表5.订购信息。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 28

表6.环境，制造和操作信息。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 29

表7. 128引脚LQFP封装特性。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 33

表8. 144引脚LQFP封装特性。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 34

IN

AR

Y

版权所有2009 Cirrus Logic公司

3

CS4953xx数据表

32位音频解码器DSP系列

1.文档策略

该

CS4953xx数据表

描述CS4953xx家族的多声道音频解码器。本文档

评估或设计围绕一个系统时，应配合使用了下列文件

CS4953xx系列处理器。

表1. CS4953xx相关文档

文件名称

CS4953xx数据表

描述

本文件中，其中包含硬件

规格为CS4953xx家族

包括详细的系统设计信息

CS4953x3产品系列，其中包括典型

连接图，引导程序，引脚

描述，等等

新的合并文档的设置

CS4953x4产品系列，其中包括：

详细的系统设计，包括信息

典型的连接图，引导程序，

引脚说明等，也描述了使用DSP

冷凝器工具

详细的固件设计信息，包括

信号处理流程图和控制API

信息

包括固件的详细设计信息

包括信号处理流程图和控制

API信息

CS4953xx硬件用户手册

CS4953x4 / CS4970x4系统设计师指南

AN288 -

CS4953xx固件用户手册

的范围

CS4953xx数据表

是CS4953xx家族的主要硬件规格

设备。这包括硬件的功能，特性数据，引脚和封装信息。

目标受众为

CS4953xx数据表

是系统的PCB设计，单片机编程器，以及

质量控制工程师。

PR

EL

IM

2.概述

4

该CS4953xx DSP系列，加上Cirrus Logic的全面的音频处理算法库

让下一代音频解决方案的开发。有两种类型的设备中

CS4953xx DSP系列：

CS4953x3类（ ROM ID 3） ，其特征在于所述CS495303和CS495313

CS4953x4类（ ROM ID 4） ，其特征在于所述CS495304和CS495314 。

该CS4953x3和CS4953x4类之间的主要区别是在DSP的支持

在CS4953x4类产品仅冷凝器应用。 DSP冷凝器是一个工具集，使

DSP的自动启动，并从外部串行闪存配置其自身，因此降低了传统

重负载的系统微控制器的一部分。由于设计节省时间，提高工具

支持，并与CS4953x4产品集关联更好的性能， Cirrus Logic的建议，该

CS4953x4家族被用于所有的新设计。 DSP的冷凝器的更多信息可以在被发现

CS4953x4 / CS497xx系统设计指南“ 。

内的每个ROM的ID类（3 ，4），分解成每2类设备（ CS49530x ， CS49531x ），是基于

内部存储器大小和DSP固件的区别支承。基本上，所述音频

在CS49531x的处理功能是在CS49530x可用音频功能的超集。

表2

第6页中的“设备和固件选择指南”

提供的两款产品之间的差异的详细信息

类。

请注意， CS495303 / 04/ 14是采用128引脚QFP封装和CS495313可在任一

128针或144 - pin QFP封装。

IN

AR

Y

版权所有2009 Cirrus Logic公司

DS705PP5

CS4953xx数据表

32位音频解码器DSP系列

2.1迁移从CS4953x3到CS4953x4

推荐的方法进行引导的DSP进行正常的操作是“主引导区” 。参阅的第1章

CS4953x4 / CS4970x4系统设计指南。

CS4953x4将支持从引导模式，以及（用

用于与DSP代码编程的串行闪存，通过SCP 2端口）。

CS4953x4 DSP是仅在128引脚封装。

使用的串行闪存片选引脚，引脚14 （ GPIO0 ） 。 Cirrus Logic的建议至少8兆比特

串行闪存设备中使用。请参阅

CS4953x4 / CS4970x4系统设计师指南

对于闪存名单

目前支持的类型

CS4953x4 DSP系列支持运行时控制/ DSP主机冷凝器和DSP管理器API

通信。请参阅

CS4953x4 / CS4970x4系统设计师指南

了解详细信息。

2.2许可

许可证要求的所有的第三方音频解码/处理算法下面列出，包括

应用笔记。请联系您当地的Cirrus销售代表了解更多信息。

3.代码叠加

1.

OS /内核

- 囊括所有非音频处理任务，包括从外部存储器加载数据，

处理主机的消息，称音频处理子程序，错误隐藏等。

2.

解码器

- 任何模块，最初写入数据到音频I / O缓冲器，例如AC-3的

，DTS， PCM等所有

下面列出的解码/处理算法要求交付PCM或IEC61937包装，压缩数据

通过I

2

S-或LJ-格式化的数字音频到CS4953xx 。

3.

矩阵处理器

- 用于处理音频I / O缓冲器的PCM数据中，代替后置之前的任何模块

处理器。一般来说，这些模块改变在音频有效信道的数目的I / O缓冲

通过像虚拟化（ N 2通道）或矩阵解码（ 2个N通道）的过程。例子是杜比

定向逻辑IIx技术和DTS NEO： 6 。

PR

EL

IM

DS705PP5

4.

后置处理器

- 用于处理音频I / O缓冲区的PCM数据就地半山处理器之后的任何模块。

例子有低音管理，音频管理器，音调控制，均衡，延时，客户定制的效果，杜比

耳机/虚拟扬声器等。

叠加结构降低了重新配置时， DSP处理变化所需要的时间

要求。每个覆盖可以独立地被重新加载，而不会干扰其它覆盖。例如，

当选择了新的解码器，操作系统，中，后处理器不需要重新加载 - 只

新的解码器（用于其它覆盖也是如此） 。

表2

下面列出了可用的固件基于设备的选择。请参考AN288

CS4953xx固件

用户手册

对应用代码和Cirrus框架最新上市

可用的模块。

IN

AR

Y

版权所有2009 Cirrus Logic公司

的软件套件可用于CS4953xx家族由操作系统（ OS）和库的

覆盖。在覆盖被分为三大类所谓的解码器，中秋节处理器和后

处理器。所有软件组件的定义如下：

5

CS4953xx数据表

特点

多标准32位音频解码和后期

处理

骨架

第三方应用程序库

杜比数字

EX ，杜比

定向逻辑

IIz技术，杜比

耳机

2 ，杜比

虚拟扬声器

2

- DTS- ES 96/24

， DTS-ES

离散6.1 ， DTS- ES

矩阵6.1 ， DTS NEO： 6

- DSD

线性PCM抽取滤波

- MPEG-2 AAC

LC 5.1

- SRS

CS2

， SRS TruVolume

,

的SRS TruSurround HD4

- 谢谢

Ultra2

，谢谢

重新均衡

- 的Audyssey 2EQ

音频解码器DSP系列具有

双32位DSP引擎技术

大容量片上X， Y和程序RAM & ROM

SDRAM和串行闪存支持

该CS4953xx DSP系列的的增强版本

CS495XX DSP系列具有更高的整体性能和

降低系统成本。该CS4953xx包括所有主流

在片内ROM的音频处理代码。这样可以节省外部

存储器，用于存储代码。此外，该集约解码

杜比数字任务

环绕EX

，AAC多通道

DTS - ES 96/24 ， THX Ultra2影院和杜比耳机

可以在不采用外部代价来实现

SDRAM内存。

对于较大的内部存储器比CS495XX时，

CS49531x被设计为支持每通道高达150毫秒

对口形同步延迟。拥有150 MHz的内部时钟速度，

CS4953xx支持要求最苛刻的后处理

要求。它的设计也便于升级。

目前使用的CS495XX可以升级到客户

CS4953xx轻微的硬件和软件的变化。

骨架

Cirrus Logic的应用库

- 2 ： 1/4 ： 1抽取器， Cirrus的智能室内校准

2 （ IRC2 ）

- Cirrus的原始多声道环绕2 （ COMS2 ）

- 纵横制混频器，信号发生器

- 先进的后处理器包括： 7.1低音

经理，音调控制， 11波段参数均衡器，

延时， 1 ： 2/1 ： 4上采样器

多达12通道的32位串行音频输入

16通道×32位PCM输出与两个或1 192千赫

S / PDIF的Tx

PR

EL

IM

串行

控制1

串行

控制2

12章。音频输入/

6章。在SACD

土狼32位

DSP的

X

S / PDIF

S / PDIF

两个SPI

/I

2

C

端口和一个并行端口

*

客户软件安全密钥

* 144引脚封装只

IN

AR

Y

订购信息

并行

控制

GPIO

DEBUG

D

M

A

土狼32位

DSP B

P

X

Y

Y

分机。内存控制器

SEE

第28页

有关订购信息。

STC

TMR1

TMR2

P

16通道PCM

音频输出

PLL

基本产品信息

本文档中包含的信息为新的产品。

Cirrus Logic公司保留修改本产品，恕不另行通知。

版权所有2009 Cirrus Logic公司，

09月

DS705PP6

http://www.cirrus.com

CS4953xx数据表

32位音频解码器DSP系列

目录

1.文档策略...........................................................................................................4

2.概述....................................................................................................................................4

2.1迁移从CS4953x3到CS4953x4 ............................................ .................................................. 5 .....

2.2许可..................................................................................................................................................五

3.代码叠加...........................................................................................................................5

4.硬件功能说明............................................. .............................................. 7

4.1狼32位DSP内核........................................................................................................................... 7

4.1.1 DSP存储器...............................................................................................................................7

4.1.2 DMA控制器............................................................................................................................7

4.2片上DSP外设......................................................................................................................... 8

4.2.1数字音频输入接口（ DAI ） .......................................................................................................8

4.2.2数字音频输出端口（ DAO ） ........................................ .................................................. 8 ........

4.2.3串行控制端口1 & 2（I

2

C

或SP

I

) .....................................................................................8

4.2.4并行控制端口....................................................................................................................8

4.2.5外部存储器接口..........................................................................................................8

4.2.6 GPIO ............................................................................................................................................8

4.2.7基于PLL的时钟发生器........................................................................................................8

4.3 DSP的I / O说明................................................................................................................................. 8

4.3.1复用引脚..........................................................................................................................8

4.3.2终止要求...........................................................................................................9

4.3.3垫............................................................................................................................................9

4.4应用程序代码安全........................................................................................................................ 9

5.特征和规格............................................. .......................................... 10

5.1绝对最大额定值.................................................................................................................... 10

5.2推荐工作条件.............................................. .................................................. .... 10

5.3数字直流特性...................................................................................................................... 10

5.4电源特性................................................................................................................ 11

5.5热数据（ 144引脚LQFP ） ................................................................................................................ 11

5.6热数据（ 128引脚LQFP ） ................................................................................................................ 11

5.7开关特征 - RESET ....................................................................................................... 11

5.8开关特性 - XTI ............................................................................................................ 12

5.9开关特性 - 内部时钟............................................ ................................................ 13

5.10开关特性 - 串行控制端口 - SPI从机模式。 .................................................. .. 14

5.11开关特性 - 串行控制端口 - SPI主模式....................................... ............ 15

5.12开关特性 - 串行控制端口 - 我

2

C从模式............................................... ....... 16

5.13开关特性 - 串行控制端口 - 我

2

主控模式下............................................... ..... 17

5.14开关特性 - 并行控制端口 - 英特尔

从模式.............................................. 18

5.15开关特性 - 并行控制端口 - 摩托罗拉

从模式....................................... 20

5.16开关特性 - 数字音频从输入端口......................................... ........................ 22

5.17开关特性 - DSD

串行输入端口............................................... ........................... 23

5.18开关特性 - 数字音频输出端口.......................................... .............................. 24

5.19开关特性 - SDRAM接口............................................ ........................................ 25

PR

EL

IM

2

6.订购信息..............................................................................................................28

7.环境，制造和操作信息......................................... ....... 29

8.器件的引脚图.........................................................................................................30

8.1 128引脚LQFP封装引脚图（ CS495303 / CS495313 ） ..................................... ................................. 30

8.2 128引脚LQFP封装引脚图（ CS495304 / CS495314 ） ..................................... ................................. 31

8.3 144引脚LQFP封装引脚图（ CS495313 ） ........................................ ................................................. 32

版权所有2009 Cirrus Logic公司

DS705PP6

IN

AR

Y

CS4953xx数据表

32位音频解码器DSP系列

9.包装机械制图............................................. ................................................. 33

9.1 128引脚LQFP封装图............................................................................................................ 33

9.2 144引脚LQFP封装图............................................................................................................ 34

10.修订历史记录....................................................................................................................35

图列表

图1.复位时序........................................................................................................................................12

图2. XTI时序..............................................................................................................................................12

图3.串口控制端口 - SPI从机模式时序....................................... .................................................. 0.14

图4.串行控制端口 - SPI主模式时序....................................... ................................................. 15

图5.串行控制端口 - 我

2

I2C从模式时序.............................................. ............................................ 16

图6.串行控制端口 - 我

2

C中间模式时序.............................................. .......................................... 17

图7.并行控制端口 - 英特尔

从模式读周期.............................................. .............................. 19

图8.并行控制端口 - 英特尔从模式写周期...................................... ........................................ 19

图9.并行控制端口 - 摩托罗拉

从模式读周期时序............................................. ............ 21

图10.并行控制端口 - 摩托罗拉从模式写周期时序..................................... .................... 21

图11.数字音频输入（DAI ）端口时序图...................................... ............................................... 22

图12. DSD

串行音频输入时序...........................................................................................................23

图13.数字音频输出端口时序主控模式........................................ ............................................. 24

图14.数字音频输出时序，从模式（关系LRCLK到SCLK ） ................................. ......... 25

图15.外部存储器接口 - SDRAM突发读周期....................................... ................................ 26

图16.外部存储器接口 - SDRAM突发写周期....................................... ................................ 26

图17.外部存储器接口 - SDRAM自动刷新周期....................................... ............................. 27

图18.外部存储器接口 - SDRAM的加载模式寄存器周期...................................... .................. 27

图19. 128引脚LQFP封装引脚输出图纸（ CS495303 / CS495313 ） ................................. .................................... 30

图20. 128引脚LQFP封装引脚输出图纸（ CS495304 / CS495314 ） ................................. .................................... 31

图21. 144引脚LQFP封装引脚输出图纸（ CS495313 ） .................................... .................................................. ..32

图22. 128引脚LQFP封装图.........................................................................................................33

图23. 144引脚LQFP封装图.........................................................................................................34

PR

EL

IM

表格清单

DS705PP6

表1. CS4953xx相关文档。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 4

表2.设备和固件选择指南。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 6

表3. CS49530x DSP的内存大小。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 7

表4. CS49531x DSP的内存大小。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 7

表5.订购信息。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 28

表6.环境，制造和操作信息。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 29

表7. 128引脚LQFP封装特性。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 33

表8. 144引脚LQFP封装特性。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 34

IN

AR

Y

版权所有2009 Cirrus Logic公司

3

CS4953xx数据表

32位音频解码器DSP系列

1.文档策略

该

CS4953xx数据表

描述CS4953xx家族的多声道音频解码器。本文档

评估或设计围绕一个系统时，应配合使用了下列文件

CS4953xx系列处理器。

表1. CS4953xx相关文档

文件名称

CS4953xx数据表

描述

本文件中，其中包含硬件

规格为CS4953xx家族

包括详细的系统设计信息

CS4953x3产品系列，其中包括典型

连接图，引导程序，引脚

描述，等等

新的合并文档的设置

CS4953x4产品系列，其中包括：

详细的系统设计，包括信息

典型的连接图，引导程序，

引脚说明等，也描述了使用DSP

冷凝器工具

详细的固件设计信息，包括

信号处理流程图和控制API

信息

包括固件的详细设计信息

包括信号处理流程图和控制

API信息

CS4953xx硬件用户手册

CS4953x4 / CS4970x4系统设计师指南

AN288 -

CS4953xx / CS497xxx固件用户手册

的范围

CS4953xx数据表

是CS4953xx家族的主要硬件规格

设备。这包括硬件的功能，特性数据，引脚和封装信息。

目标受众为

CS4953xx数据表

是系统的PCB设计，单片机编程器，以及

质量控制工程师。

PR

EL

IM

2.概述

4

该CS4953xx DSP系列，加上Cirrus Logic的全面的音频处理算法库

让下一代音频解决方案的开发。有两种类型的设备中

CS4953xx DSP系列：

CS4953x3类（ ROM ID 3） ，其特征在于所述CS495303和CS495313

CS4953x4类（ ROM ID 4） ，其特征在于所述CS495304和CS495314

该CS4953x3和CS4953x4类之间的主要区别是在DSP的支持

在CS4953x4类产品仅冷凝器应用。 DSP冷凝器是一个工具集，使

DSP的自动启动，并从外部串行闪存配置其自身，因此降低了传统

重负载的系统微控制器的一部分。由于设计节省时间，提高工具

支持，并与CS4953x4产品集关联更好的性能， Cirrus Logic的建议，该

CS4953x4家族被用于所有的新设计。 DSP的冷凝器的更多信息可以在被发现

CS4953x4 / CS497xx系统设计指南。

内的每个ROM的ID类（3 ，4），分解成每2类设备（ CS49530x ， CS49531x ），是基于

内部存储器大小和DSP固件的区别支承。基本上，所述音频

在CS49531x的处理功能是在CS49530x可用音频功能的超集。

表2

第6页中的“设备和固件选择指南”

提供的两款产品之间的差异的详细信息

类。

请注意， CS495303 / 04/ 14是采用128引脚QFP封装和CS495313可在任一

128针或144 - pin QFP封装。

IN

AR

Y

版权所有2009 Cirrus Logic公司

DS705PP6

CS4953xx数据表

32位音频解码器DSP系列

2.1迁移从CS4953x3到CS4953x4

推荐的方法进行引导的DSP进行正常的操作是“主引导区” 。参阅的第1章

CS4953x4 / CS4970x4系统设计指南。

CS4953x4将支持从引导模式，以及（用

用于与DSP代码编程的串行闪存，通过SCP 2端口）。

CS4953x4 DSP是仅在128引脚封装。

使用的串行闪存片选引脚，引脚14 （ GPIO0 ）的主引导。 Cirrus Logic的建议，在

至少有8兆位串行闪存设备中使用。请参阅

CS4953x4 / CS4970x4系统设计师指南

一

闪光类型，目前支持的列表

CS4953x4 DSP系列支持运行时控制/ DSP主机冷凝器和DSP管理器API

通信。请参阅

CS4953x4 / CS4970x4系统设计师指南

了解详细信息。

2.2许可

许可证要求的所有的第三方音频解码/处理算法下面列出，包括

应用笔记。请联系您当地的Cirrus销售代表了解更多信息。

3.代码叠加

1.

OS /内核

- 囊括所有非音频处理任务，包括从外部存储器加载数据，

处理主机的消息，称音频处理子程序，错误隐藏等。

2.

解码器

- 任何模块，最初写入数据到音频I / O缓冲器，例如AC-3的

， DTS ， PCM等所有的

下面列出的解码/处理算法要求交付PCM或IEC61937包装的压缩

通过我的数据

2

S-或LJ-格式化的数字音频到CS4953xx 。

3.

矩阵处理器

- 用于处理音频I / O缓冲器的PCM数据中，代替后置之前的任何模块

处理器。一般来说，这些模块改变在音频有效信道的数目的I / O缓冲

通过像虚拟化（ N 2通道）或矩阵解码（ 2个N通道）的过程。例子是杜比

定向逻辑IIx技术和DTS NEO： 6 。

PR

EL

IM

DS705PP6

4.

后置处理器

- 用于处理音频I / O缓冲器的PCM数据的就地的基质 - 之后，任何模块

处理器。例子有低音管理，音频管理器，音调控制，均衡，延时，客户指定

效果，杜比耳机/虚拟扬声器等。

叠加结构降低了重新配置时， DSP处理变化所需要的时间

要求。每个覆盖可以独立地被重新加载，而不会干扰其它覆盖。例如，

当选择了新的解码器，操作系统，基质 - ，和后处理器不需要重新加载 - 只

新的解码器（用于其它覆盖也是如此） 。

表2

下面列出了可用的固件基于设备的选择。请参考AN288

CS4953xx/CS497xxx

固件用户手册

对应用代码和Cirrus框架最新上市

可用的模块。

IN

AR

Y

版权所有2009 Cirrus Logic公司

的软件套件可用于CS4953xx家族由操作系统（ OS）和库的

覆盖。的覆盖被分为称为解码器，矩阵处理器三大类，以及

后置处理器。所有软件组件的定义如下：

5