【CS4265104分贝， 24位， 192千赫立体声音频编解码器D / A功能多位Δ-Σ调制器104】,IC型号CS4265-CNZR,CS4265-CNZR PDF资料,CS4265-CNZR经销商,ic,电子元器件-51电子网

CS4265

104分贝， 24位， 192千赫立体声音频编解码器

D / A功能

多位Δ-Σ调制器

104分贝动态范围

-90 dB的THD + N

高达192 kHz的采样率

单端模拟结构

音量控制，软斜坡

- 0.5分贝步大小

- 零交叉，点击免费转换

Popguard

技术

- 最大程度降低输出瞬变的影响

滤波线路电平输出

可选串行音频接口格式

- 左对齐多达24位

- IS高达24位

- 右对齐16-， 18- ， 20-，和24位

可选50/15 μs的去加重

A / D转换功能

多位Δ-Σ调制器

104分贝动态范围

-95 dB的THD + N

立体声2 ： 1输入多路复用器

可编程增益放大器ER（ PGA ）

- ± 12分贝增益，0.5分贝步长

- 零交叉，点击免费转换

伪差分立体声线路输入

立体声麦克风输入

- 32分贝增益级

- 低噪声偏置电源

高达192 kHz的采样率

可选串行音频接口格式

- 左对齐多达24位

- IS高达24位

高通滤波器或直流偏移校准

1.8 V至5 V

3.3 V至5 V

电平转换器

串行

音频

输入

串行

音频

产量

卷

控制

卷

控制

插

滤波器

插

滤波器

多位

ΔΣ

调制器

多位

ΔΣ

调制器

开关电容

DAC和滤波器

左DAC输出

MUTE（静音）

控制

静音控制

正确的DAC输出

PCM串行接口/回环

开关电容

DAC和滤波器

寄存器配置

IEC60958-3发射器

内部电压

参考

高通

滤波器

低延时

抗混叠滤波器

多位

过采样

ADC

多位

过采样

ADC

MIC BIAS

发射机输出

麦克风偏置

我C控制

数据

电平转换器

PGA

MUX

32分贝

RESET

麦克风输入

1&2

立体声

LINE输入

32分贝

高通

滤波器

低延时

抗混叠滤波器

PGA

http://www.cirrus.com

版权

Cirrus Logic公司， 2007年公司

八月'07

DS657F2

CS4265

系统特点

同步IEC60958-3发射器

- 高达192 kHz的采样率

– 75

驱动能力

串行音频数据输入多路复用器

内部数字环回

支持主，从操作

静音输出控制

掉电模式

- 可用于A / D ，D / A ，编解码器，麦克风

前置放大器

+3.3 V至+5 V模拟电源

+3.3 V至+5 V数字供电

直接接口与1.8 V至5 V的逻辑电平

支持IC

控制端口接口

概述

该CS4265是一款高度集成的立体声音频CO-

十二月的CS4265进行立体声模拟到数字

（ A / D）和数字到模拟（D / A）转换到的

在采样率24位串行值高达192千赫。

A 2 ： 1立体声输入复用器包括用于选择

之间的线路电平或麦克风电平输入。在MI-

crophone输入路径包括32分贝增益级和

一个低噪声偏置电压源。在PGA可

线路或麦克风输入和提供增益或注意力

的uation

±12

分贝0.5分贝步。

PGA的输出之后是一种先进的5th-

订单，多位Δ-Σ调制器和数字滤波器 -

荷兰国际集团/抽取。采样数据是由所发射的

从4 kHz到192 kHz的串行音频接口速率

无论是从或主模式。

在D / A转换器是基于四阶多位Delta

Σ调制器具有超线性低通滤波器和

提供了音量控制与0.5分贝步工作

尺寸。它集成了可选的软斜坡和零

渡过渡功能，以消除和点击

持久性有机污染物。

标准50/15

μs

去加重是可用于

44.1kHz的采样率对数字音频的兼容性

程序使用50/15掌握

μs

预加重

技术。

集成的电平转换器可方便的接口BE-

补间的CS4265和其他设备工作在一个

宽范围的逻辑电平。

该CS4265可在一个32引脚QFN封装的

商用（ -10 °至+ 70 ° C）和汽车（ -40 °

至+ 105 ° C）级。该CDB4265也可用于

设备评估和执行建议。

请参阅

第56页的“订购信息”

为

完整的详细信息。

DS657F2

CS4265

1.引脚说明

.......................................................................................................................... 7

2.特性和规格............................................. ......................................... 9

指定的运行条件............................................... .............................................. 9

绝对最大额定值....................................................................................................... 9

DAC的模拟特性............................................... .................................................. 10

DAC合成插值&片上模拟滤波器响应............................ 11

ADC的模拟特性............................................... .................................................. 13

ADC的模拟特性............................................... .................................................. 15

ADC数字滤波器特性.............................................. ....................................... 16

DC电气特性............................................... .............................................. 17

数字接口特性............................................... ....................................... 18

开关特性 - 串行音频端口............................................ ................. 19

开关特性 - IC控制端口............................................ ................... 22

3.典型连接图............................................. .................................................. .... 23

4.应用................................................................................................................................... 24

4.1推荐的上电顺序............................................ ................................................. 24

4.2系统时钟............................................................................................................................. 24

4.2.1主时钟......................................................................................................................... 24

4.2.2主模式......................................................................................................................... 25

4.2.3从模式........................................................................................................................... 25

4.3高通滤波器和直流偏移校准......................................... ........................................... 25

4.4模拟输入多路复用器， PGA和麦克风增益........................................ ........................................ 26

4.5输入端子........................................................................................................................... 26

4.5.1伪差分输入....................................................................................................... 26

4.6输出连接........................................................................................................................ 27

4.7输出瞬态控制................................................................................................................ 27

4.7.1加电.............................................................................................................................. 27

4.7.2掉电.......................................................................................................................... 27

4.7.3串行接口的时钟...........................................变化.................................................. 27

4.8 DAC的串行数据输入多路复用器............................................ .................................................. .... 28

4.9去加重滤波器......................................................................................................................... 28

4.10内部数字环回.............................................................................................................. 28

4.11静音控制................................................................................................................................. 29

4.12 AES3变送器......................................................................................................................... 29

4.12.1 TXOUT驱动程序........................................................................................................................ 29

4.12.2单声道模式操作.........................................................................................................三十

4.13 IC控制端口说明和定时........................................... ............................................ 30

4.14状态报告........................................................................................................................... 31

4.15复位............................................................................................................................................ 32

4.16同步多个设备............................................. ................................................ 32

4.17接地和电源去耦............................................ ........................................ 32

4.18包装注意事项............................................................................................................... 32

5.注册快速参考........................................................................................................ 33

6.注册说明.................................................................................................................. 35

6.1芯片ID - 注册01H .................................................................................................................... 35

6.2电源控制 - 地址02H ......................................................................................................... 35

6.2.1冻结（第7位） ......................................................................................................................... 35

6.2.2掉电MIC （第3位） ........................................................................................................ 35

6.2.3掉电ADC （第2位） ....................................................................................................... 35

6.2.4掉电DAC （第1位） ....................................................................................................... 36

6.2.5掉电设备（位0 ） ....................................... .................................................. .......... 36

6.3 DAC控制 - 地址03H ............................................................................................................ 36

DS657F2

CS4265

6.3.1数模转换器数字接口格式（位5 ：4） ..................................... ............................................ 36

6.3.2静音DAC （第2位） ................................................................................................................... 36

6.3.3去加重控制（第1位） ....................................... .................................................. ......... 37

6.4 ADC控制 - 地址04H ............................................................................................................ 37

6.4.1功能模式（位7 ： 6 ） ....................................... .................................................. ........... 37

6.4.2 ADC数字接口格式（第4位） ....................................... ............................................... 37

6.4.3静音ADC （第2位） ................................................................................................................... 38

6.4.4 ADC高通滤波器冻结（第1位） ..................................... ................................................ 38

6.4.5主/从模式（位0 ） ....................................... .................................................. .......... 38

6.5 MCLK频率 - 地址05H ............................................ .................................................. ...... 38

6.5.1主时钟分频器（位6 ： 4 ） ..................................... .................................................. .... 38

6.6信号选择 - 地址06H ...................................................................................................... 39

6.6.1 DAC SDIN源（第7位） ...................................................................................................... 39

6.6.2数字环回（第1位） ......................................................................................................... 39

6.7通道B PGA控制 - 地址07H .......................................... ................................................ 39

6.7.1通道B的PGA增益（位5 ： 0 ） ..................................... .................................................. ...... 39

6.8通道A PGA控制 - 地址08H .......................................... ................................................ 39

6.8.1通道A PGA增益（位5 ： 0 ） ..................................... .................................................. ...... 39

6.9 ADC输入控制 - 地址09H ........................................... .................................................. ...... 40

6.9.1 PGA软斜坡和零交叉启用（位4 ： 3 ） ................................. ................................ 40

6.9.2模拟输入选择（位0 ） ........................................ .................................................. ...... 40

6.10 DAC通道音量控制 - 地址0AH ......................................... .................................. 40

6.11 DAC通道B音量控制 - 地址0Bh的......................................... .................................. 41

6.11.1音量控制（位7 ： 0 ） ....................................... .................................................. ........... 41

6.12 DAC控制2 - 地址0CH ...................................................................................................... 41

6.12.1 DAC平滑调节或过零启动（位7 ： 6 ） ................................. .............................. 41

6.12.2反转DAC输出（第5位） ........................................ .................................................. .......... 42

6.13状态 - 地址0DH ................................................................................................................... 42

6.13.1 E到F C-缓冲区转移...................................................................................................... 42

6.13.2时钟错误（第3位） ................................................................................................................ 42

6.13.3 ADC溢出（第1位） ........................................................................................................... 42

6.13.4 ADC下溢（位0 ） ......................................................................................................... 42

6.14状态面膜 - 地址0EH .......................................................................................................... 43

6.15状态模式MSB - 地址0Fh时........................................... .................................................. .... 43

6.16状态模式LSB - 地址10H ........................................... .................................................. ..... 43

6.17发射机控制1 - 地址11H ........................................... ................................................. 43

6.17.1 E到F C-数据传输缓冲区禁止（第6位） ................................. ...................................... 43

6.17.2 C-数据访问模式（第5位） ...................................... .................................................. ........ 43

6.18发射机控制2 - 地址12H ........................................... ................................................. 44

6.18.1发射机数字接口格式（位7 ： 6 ） ..................................... ............................... 44

6.18.2发射机输出驱动器控制（第5位） ....................................... ...................................... 44

6.18.3发射机静音控制（第4位） ........................................ .................................................. 44

6.18.4传输的有效位控制（第3位） ....................................... ......................................... 44

6.18.5变送器单声道/立体声操作控制（第2位） ..................................... ........................ 44

6.18.6单声道模式CS数据源（第1位） ...................................... .............................................. 44

6.18.7单声道模式信道选择（位0 ） ....................................... .......................................... 45

7.参数定义................................................................................................................ 46

8. DAC FILTER PLOTS

.................................................................................................................... 47

9. ADC滤波器PLOTS ......................................................................................................................... 49

10.外部IEC60958-3发射器组件.......................................... ..................... 51

10.1 IEC60958-3发射器的外部元件........................................... ................................. 51

10.2隔离变压器的要求.............................................. .............................................. 51

11.信道状态缓冲区管理............................................ .................................... 52

11.1 IEC60958-3通道状态（C ）位管理....................................... ................................. 52

DS657F2

CS4265

11.1.1访问电子缓冲........................................................................................................ 53

11.2串行复制管理系统（ SCMS ） .......................................... ........................................ 53

11.3通道状态数据E缓冲区访问........................................... ............................................... 53

11.3.1单字节模式................................................................................................................... 54

11.3.2两字节模式................................................................................................................... 54

12.包装尺寸.................................................................................................................. 55

13.热特性和规格............................................ ................... 55

14.订购信息

........................................................................................................ 56

15.修订历史.......................................................................................................................... 56

图列表

图1.DAC输出测试负载................................................................................................................ 12

图2.最大加载DAC .............................................................................................................. 12

图3.Master模式串行音频接口时序......................................... .............................................. 20

图4.Slave模式串行音频接口时序......................................... ................................................ 20

图5.Format 0 ，左对齐多达24位数据................................... ................................................ 21

图6.Format 1 ， IS高达24位数据..................................... .................................................. ............ 21

图7.Format 2 ，右对齐16位数据。

格式3 ，右对齐24位数据。 ....................................................................................................... 21

图8.控制端口时序 - IC格式......................................... .................................................. ...... 22

图9.Typical连接图....................................................................................................... 23

图10.Master模式时钟.............................................................................................................. 25

图11.Analog输入架构.......................................................................................................... 26

图12.Pseudo差分输入级.......................................... .................................................. .... 27

图13.De加重曲线.................................................................................................................. 28

图14.Suggested低电平有效静音电路......................................... ................................................. 29

图15.Control端口时序， IC写......................................... .................................................. ........ 31

图16.Control端口时序， IC读......................................... .................................................. ........ 31

图17.De加重曲线.................................................................................................................. 37

图18.DAC单速阻带抑制......................................... .......................................... 47

图19.DAC单速过渡带......................................... ................................................. 47

图20.DAC单速过渡带......................................... ................................................. 47

图21.DAC单速通带纹波......................................... ............................................... 47

图22.DAC双速阻带抑制......................................... ......................................... 47

图23.DAC双速过渡带......................................... ............................................... 47

图24.DAC双速过渡带......................................... ............................................... 48

图25.DAC双速通带纹波......................................... ............................................. 48

图26.DAC四速阻带抑制......................................... ............................................ 48

图27.DAC四倍速过渡带......................................... .................................................. 48

图28.DAC四倍速过渡带......................................... .................................................. 48

图29.DAC四速通带纹波......................................... ................................................ 48

图30.ADC单速阻带抑制......................................... .......................................... 49

图31.ADC单速阻带抑制......................................... .......................................... 49

图32.ADC单速跃迁带（详细信息） ..................................... ....................................... 49

图33.ADC单速通带纹波......................................... ............................................... 49

图34.ADC双速阻带抑制......................................... ......................................... 49

图35.ADC双速阻带抑制......................................... ......................................... 49

图36.ADC双速跃迁带（详细信息） ..................................... ...................................... 50

图37.ADC双速通带纹波......................................... ............................................. 50

图38.ADC四速阻带抑制......................................... ............................................ 50

图39.ADC四速阻带抑制......................................... ............................................ 50

图40.ADC四速跃迁带（详细信息） ..................................... ........................................ 50

图41.ADC四速通带纹波......................................... ................................................ 50

DS657F2