CS4222
20位立体声音频编解码器与音量控制
特点
描述
该CS4222是一款高集成度，高性能，
20位，音频编解码器提供立体声模拟到数字
和立体声数字至模拟使用Δ-显转换器
MA转换技术。该设备由一个操作
采用+5 V单电源供电，并且具有低功率变
消费。可选择的去加重滤波器32 ， 44.1 ，和
48千赫的采样频率也包括在内。
该CS4222还包括一个模拟音量控制钙
pable 113.5 dB的衰减为0.5 dB的分辨率。该
模拟音量控制结构保持动态
在衰减范围。音量改变
使用"soft"调节或过零实施
技术。
应用范围包括混响处理器，音乐乐器
ments ， DAT ，和多轨录音机。
该CS4222封装在一个28引脚塑料SSOP 。
订购信息
CS4222 -KS -10℃至+ 70 ℃，采用28引脚SSOP
CDB4222
评估板
I
l
99分贝20位A / D转换器
l
99分贝20位D / A转换器
l
110分贝DAC的信号 - 噪声比（ EIAJ ）
l
模拟音量控制
l
软静音功能
l
差分输入/输出
l
片上抗混叠和输出平滑
过滤器
l
去加重的32 ， 44.1和48千赫
l
独立或控制端口模式
l
采用+5 V单电源
-
0.5分贝步分辨率
-
113.5分贝衰减
SCL / CCLK SDA / CDIN
AD0/CS
SMUTE
MCLK
VD
VA
RST
DEM1
DEM0
控制端口
数字滤波器
与去加重
LRCK
SCLK
SDIN
SDOUT
串行音频数据接口
模拟低
通和
输出级
左
DAC
右
DAC
左
ADC
右
ADC
卷
控制
卷
控制
AOUTL +
AOUTL-
AOUTR +
AOUTR-
AINL-
AINL +
AINR-
AINR +
数字滤波器
DGND
AGND
基本产品信息
Cirrus Logic公司，公司
晶半导体产品事业部
P.O.箱17847 ，奥斯汀，德克萨斯州78760
（ 512 ） 445 7222传真： （ 512 ） 445 7581
http://www.crystal.com
本文档中包含的信息为新的产品。
Cirrus Logic公司保留修改本产品，恕不另行通知。
版权
Cirrus Logic公司，1997公司
（版权所有）
JAN 97
DS236PP3
1
CS4222
模拟特性
( T
A
= 25°C ; VA ， VD = + 5V ;满量程输入正弦波，
997赫兹; FS = 48 kHz的;测量带宽为20Hz到20kHz ;如图"Recom-局部组件
谁料连接Diagram" ; SPI模式，格式0 ，除非另外指明）。
参数
符号
民
-
THD
（ A计权） ：
（未加权） ：
1分贝
（注1 ）
（ 1千赫）
（高通滤波器）
（ HPF击败与CAL ）
THD + N
待定
待定
-
-
-
-
-
1.9
-
10
-
-
（注2 ）
（注2 ）
（注3）
（注4 ）
t
gd
t
gd
（注2 ）
（注2 ）
0
-
30
80
-
-
-
-
-
典型值
-
0.003
99
96
-90
90
0.1
-
待定
2.0
100
-
-
2.3
-
-
-
-
15/Fs
-
3.7
20
10
最大
20
-
-
-
待定
-
-
0
-
2.1
-
-
15
-
21.8
±0.01
6114
-
-
0
-
-
-
单位
位
%
dB
dB
dB
dB
dB
最低位
最低位
VRMS
PPM /°C的
k
pF
V
千赫
dB
千赫
dB
s
s
Hz
Hz
度
模拟输入特性
ADC的分辨率
总谐波失真
动态范围
总谐波失真+噪声
通道间隔离
通道间增益不匹配
偏移误差
满量程输入电压（差分）
增益漂移
输入阻抗
输入电容
共模输入电压
A / D抽取滤波器特性
通带
通带纹波
阻
阻带衰减
群时延（FS =输出采样率）
群延迟变化与频率的关系
高通滤波器的特性
频率响应：
相位偏差
-3分贝
-0.1分贝
@ 20 Hz的
通带纹波
-
-
0
dB
注意事项： 1.参考典型满量程差分输入电压（ 2 Vrms的）
2.过滤特性与扩展输出采样率。对于输出采样率，FS ，超过48千赫等，
0.01dB的通带边缘0.4535xFs和阻带边缘0.625xFs 。
3.模拟调制器采样输入在6.144兆赫为Fs的等于48千赫。有
无排斥的输入信号，这是在采样频率的整数倍（ nx个6.144兆赫的
±21.8
千赫
其中，n = 0,1,2,3 ...）。
4.群时延为FS = 48千赫，T
gd
= 15/48千赫= 312μs
*
参数定义在此数据表的末尾。
特定网络阳离子如有更改，恕不另行通知。
2
DS236PP3
CS4222
模拟特性
（续）
参数
符号
民
典型值
最大
单位
模拟输出特性
- 衰减最小，为10kΩ ， 100 pF负载;除非另有规定。
DAC分辨率
信号 - 噪声，空闲信道噪声
动态范围
总谐波失真
总谐波失真+噪声
通道间隔离
通道间增益不匹配
衰减步长
可编程输出衰减跨度
差分失调电压
共模输出电压
满量程输出电压
增益漂移
外的频带能量
模拟输出负载
（ fs / 2到2fs的）
阻力：
电容：
10赫兹到20千赫兹
（所有输出）
(1kHz)
（ DAC静音， A计权）
（ DAC没有静音， A计权）
（ DAC没有静音，未加权）
THD
THD + N
-
待定
待定
待定
-
-
-
-
0.35
110
-
-
1.9
-
-
10
-
-
-
（注5,6 ）
（注6 ）
（注5,6 ）
（注7 ）
t
gd
VA
VD
总关机
0
-
26.2
70
-
-
-
-
-
110
99
96
0.003
-88
90
0.1
0.5
113.5
±10
2.3
2.0
100
-60
-
-
±0.1
±0.5
-
-
-
-
16 / Fs的
30
20
0.2
20
-
-
-
-
待定
-
-
0.65
-
-
-
2.1
-
-
-
100
-
-
21.8
±0.01
-
-
-
待定
待定
-
位
dB
dB
dB
%
dB
dB
dB
dB
dB
mV
V
VRMS
PPM /°C的
dBFS的
k
pF
dB
度
千赫
dB
千赫
dB
s
mA
mA
mA
结合数字和模拟滤波器特性
频率响应
从线性相位偏差
通带： 0.01 dB转折
通带纹波
阻
阻带衰减
群时延（FS =输入字速率）
电源
电源电流
-
50
-
dB
电源抑制比
（ 1千赫， 10毫伏
RMS
)
注： 5.通带和阻带边缘的规模与频率。对于输入文字速度，FS，比其他
48 kHz时， 0.01分贝通带边缘0.4535xFs和阻带边缘0.5465xFs 。
6.数字滤波器的特性。
7.测量带宽为10Hz至3FS 。
规格若有变更，恕不另行通知
DS236PP3
3
CS4222
开关特性
(T
A
= 25°C ; VA ， VD = + 5V
±5%,
加载30pF的输出）
参数
音频ADC的& DAC的采样率
MCLK频率
MCLK脉冲宽高
（MCLK = 256 ， 384 ，或512 Fs的）
MCLK = 512 FS
MCLK = Fs的384
MCLK = 256 FS
MCLK = 512 FS
MCLK = Fs的384
MCLK = 256 FS
（注8）
t
DPD
t
lrpd
(DSCK=0)
(DSCK=0)
t
ds
t
dh
t
SCKW
t
SCKH
t
SCKL
(DSCK=0)
(DSCK=0)
t
lrckd
t
lrcks
符号
Fs
民
4
1.024
10
21
31
10
21
31
-
10
-
-
-
-
1
(
128
)
Fs
典型值
-
-
-
-
-
-
-
-
500
-
-
-
-
-
-
-
-
-
-
最大
50
26
-
-
-
-
-
-
-
-
1
(
384
)
Fs
+
20
单位
千赫
兆赫
ns
ns
ns
ns
ns
ns
ps的均方根
ms
ns
ns
ns
ns
ns
ns
ns
ns
ns
MCLK脉冲宽度低
MCLK抖动容限
RST低电平时间
SCLK下降沿到SDOUT输出有效（ DSCK = 0 ）
LRCK边缘到MSB有效
前SCLK上升沿SDIN建立时间
后SCLK上升沿SDIN保持时间
SCLK周期
SCLK高电平时间
SCLK低电平时间
SCLK上升到LRCK边缘
LRCK边缘到SCLK上升沿
25
25
25
-
-
-
-
-
40
40
20
40
注： 8. CS4222电后， PDN应保持低电平10毫秒，使电源
定居。
LRCK
吨lrckd
SCLK *
吨sckw
SDIN
t
lrpd
吨DS
SDOUT
吨DH
最高位
吨DPD
MSB-1
t
lrcks
t
SCKH
吨SCKL
*所示为DSCK = 0 SCLK ， SCLK倒置DSCK = 1 。
串行音频接口数据I / O时序
4
DS236PP3
CS4222
开关特性 - 控制端口
(T
A
= 25 ℃， VD ， VA = 5V ± 5 ％ ;输入：逻辑0 = DGND ，逻辑1 = VD ，C
L
= 30pF的）
参数
符号
民
最大
6
-
-
-
-
-
-
-
-
100
100
单位
兆赫
ns
ns
s
ns
ns
ns
ns
ns
ns
ns
SPI模式
（ SPI / I
2
C = 0)
CCLK时钟频率
f
SCK
-
RST的上升沿到下降沿的CS
t
SR的
500
CCLK边缘到CS下降沿
（注9 ）
t
SPI
500
传输之间CS高电平时间
t
CSH
1.0
CS下降到CCLK边缘
t
CSS
20
CCLK低电平时间
t
SCL
66
CCLK高时间
t
SCH
66
CDIN到CCLK上升的建立时间
t
DSU
40
CCLK上升到数据保持时间
（注10 ）
t
dh
15
上升CCLK和CDIN时间
（注11 ）
t
r2
-
秋季CCLK和CDIN时间
（注11 ）
t
f2
-
注： 9吨
SPI
CS后RST上升沿一个下降沿之前才需要。
t
SPI
= 0在所有其他时间。
10.数据必须持有足够的时间来弥补CCLK的过渡时间。
11.对于f
SCK
< 1兆赫
RST
吨SRS
CS
吨SPI吨CSS
CCLK
牛逼R2
CDIN
吨SCL
t
SCH
t
CSH
吨F2
吨DSU吨
dh
DS236PP3
5
QQ：2880707522 复制
