CS4192
单空芯计
司机
该CS4192是一款单芯片的BiCMOS集成电路用
从微处理器/微控制器平移一个10位数字字
要补充的直流输出。直流输出驱动的空心
米常用于车辆仪表板等。的10位数据
用于线性地直接控制电表的正交线圈
以0.35 °的分辨率和
±1.2°
精度在整个360°范围内的
压力表。从微控制器的接口是串行
外围接口(SPI) ,最多一个兼容的串行连接
2.0兆赫移位时钟速率。
数字码,它正比于所需尺寸
指针偏转,被转移到一个DAC和多路复用器。这两个
模块提供一个切向的转换功能来改变数字
数据转换成适当的DC线圈电压的角度要求。该
切向算法会在大约40 %的扭矩
米运动比不赎罪COS算法在45 ° , 135 ° , 225 °,
315 °的角度。这个增大的转矩减小了错误,由于指针
耷拉在这些关键角度。
每个输出缓冲器能够提供高达每线圈70 mA和
所述缓冲器由一个共同的OE使能引脚控制。输出
缓冲区被关闭时, OE被拉低,而逻辑部分
芯片保持供电并继续正常运行。 OE
必须高之前的CS的下降沿来使能输出缓冲器。
状态销(ST)反映了输出的状态和低
每当输出被禁止。
该系列仪表驱动器是自保护,以防止故障情况。
每个驱动器的保护125 mA(典型值),过电流,同时在全球
过热保护电路限制结温170℃ (典型值) 。
输出驱动器将被禁用随时随地的IC保护电路
检测到过流或过温故障。司机继续
禁用状态,直到一个下降沿呈现在CS 。如果故障依旧
目前,输出驱动器再次自动关闭自己。
特点
串行总线输入
2.0 MHz的工作频率
切线驱动算法
70毫安驱动电路
0.5 °精确度(典型值)。
上电复位
保护功能
–
输出短路
–
过热
内部融合信息在SO- 16L封装
http://onsemi.com
16
1
SO–16L
DWF后缀
CASE 751G
引脚连接和
标记图
1
SINθ
SIN +
V
BB
GND
GND
SI
V
CC
OE
16
COS +
COSθ
SO
GND
GND
ST
CS
SCLK
AWLYYWW
CS4192
A
WL ,L
YY, Y
WW, W
=大会地点
=晶圆地段
=年
=工作周
订购信息
设备
CS4192XDWF16
CS4192XDWFR16
包
SO–16L
SO–16L
航运
46单位/铁
1000磁带和放大器;卷轴
半导体元件工业有限责任公司, 2001年
1
2001年12月 - 修订版6
出版订单号:
CS4192/D
CS4192
电气特性
(–40°C
≤
T
J
≤
105 ℃; 7.5 V
≤
V
BB
≤
14 V, 4.5 V
≤
V
CC
≤
5.5 V;
除非另有规定。注2 )
特征
电源电压和电流
V
BB
静态电流
禁止输出( OE = 0 V)
[R
COS
, R
罪
= R
L( MIN)的
] @ 45°
(代码= X'080 )V
BB
= 14 V
OE , CS , DI =高,V
BB
= 0 V , SCLK = 2.0 MHz的
–
–
–
1.0
–
–
5.0
175
1.15
mA
mA
mA
测试条件
民
典型值
最大
单位
V
CC
静态电流
数字输入和输出
输出高电压
输出低电压
输出断漏
输入高电压
输入低电压
输入高电流
输入低电平电流
模拟输出
输出功能精度
输出关断电流,源
输出关断电流,灌
输出关断电流,源
输出关断电流,灌
热关断
热关断迟滞
线圈驱动器输出电压
最小负载电阻
所以,我
OH
- 0.8毫安
所以,我
OL
- 0.8毫安
ST ,我
OL
= 2.5毫安
ST ,V
CC
= 5.0 V
CS , SCLK , SI , OE
CS , SCLK , SI , OE
CS , SCLK , SI , OE ; V
IN
= 0.7
×
V
CC
CS , SCLK , SI , OE ; V
IN
= 0.3
×
V
CC
V
CC
– 0.8
–
–
–
0.7
×
V
CC
–
–
–
–
–
–
–
–
–
–
–
–
0.4
0.8
25
–
0.3
×
V
CC
1.0
1.0
V
V
V
A
V
V
A
A
–
V
BB
= 14 V
V
BB
= 14 V
V
BB
= 7.5 V
V
BB
= 7.5 V
–
–
–
T
A
= 105°C
T
A
= 25°C
T
A
= –40°C
–
–
–
0.75 V到V
CC
- 1.2 V ;
L
= 90 pF的
0.75 V到V
CC
- 1.2 V ;
L
= 90 pF的
C
L
= 90 pF的
–
–
注3 。
–
–1.2
70
70
43
43
–
–
–
–
–
–
–
175
175
–
–
–
75
75
0
75
±0.5
125
125
125
125
170
20
0.748
×
V
BB
229
171
150
–
–
–
–
–
–
–
–
–
–
+1.2
250
250
250
250
–
–
–
–
–
–
2.0
–
–
150
150
150
–
–
–
–
度
mA
mΑ
mΑ
mΑ
°C
°C
V
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
移位时钟频率
SCLK高电平时间
SCLK低电平时间
SO上升时间
SO下降时间
SO延迟时间
SI建立时间
SI保持时间
CS建立时间
CS保持时间
2.设计以满足这些特性在规定的电压和温度范围内,虽然可能不是100 %参测试
在生产。
3. OE要高,在CS下降沿边缘。这个条件确保了对于任何给定的输入有效的输出。
http://onsemi.com
3
CS4192
引脚功能说明
封装引脚#
16引脚SO宽
1
2
3
4, 5, 12, 13
6
7
SINθ
SIN +
V
BB
GND
SI
V
CC
负输出的正弦线圈。
正输出正弦波线圈。
模拟电源。名义上13.5 V.
地面上。
串行数据输入。数据存在于该时钟的上升沿
信号被移入内部移位寄存器。
5.0 V逻辑电源。内部寄存器和锁存器
由电压的上升沿产生一个复位POR
该引脚上。
控制所述输出缓冲器的状态。关于这方面的一个逻辑低电平
脚将它们关闭。
串行时钟用于移动/输出数据。上升沿数据转移
在SI到移位寄存器和下降沿改变
在SO数据。
当高时,在SI数据被移入一部分与
SCLK的上升沿。下降沿传送的移位
寄存器的内容到DAC和多路复用器更新
输出缓冲器。下降沿也重新启用输出
司机如果他们被禁用故障。
状态反映了输出的状态,并随时低
输出被禁止,要么OE或内部保护
化电路。需要外部上拉电阻。
串行数据输出。现有的10位数据被移出时
新数据移入。允许多个器件级联
在通用串口。
负输出余弦线圈。
正输出余弦线圈。
引脚符号
功能
8
9
OE
SCLK
10
CS
11
ST
14
SO
15
16
COSθ
COS +
http://onsemi.com
4