TM
表1 ： CS3810 32 QAM解调器接口信号说明
名字
重新开始
I / O
输入
宽度
1
描述
同步复位信号，高电平有效。在BLL重启收购
后处理被激活。在CLL返回重新启动后怠速状态
并重新启动收购，直到BLL锁的实现。
输入数据
ZIFMT
输入
1
输入采样格式，静态编程信号
0： 2的补码
1 ：偏移二进制码
来自DAC ，2个码元速率（ 74MHz ）输入样品A ，格式确定
通过ZIFMT
来自DAC ，2个码元速率（ 74MHz ）输入样品B ，格式确定
通过ZIFMT
ZA
ZB
AGC设置
AGCREF
BLL设置
VCORNG
输入
输入
10
10
输入
8
AGC阈值参考，静态编程信号
输入
1
VCO的频率范围选择，静态编程信号，指定
VCO的对应Df的/ f0的当12位的控制信号VCOV
从中间到最大或最小的值的变化
0: 1/8192
1: 1/4092
VCO的实际Df的/ f0的可能并不一定准确的
规定和BLL仍然可以正常工作。它不仅影响BLL
采集范围和速度。
科斯塔斯低通滤波器H （F ）的增益因子的选择，静态编程显
最终
0: 1/32
1: 1/16
在BLL锁之前的频率误差低通滤波器的增益因子选择
被声明为静态编程信号
00: 1/2048
01: 1/1024
10: 1/512
11: 1/256
频率误差低通滤波器的增益因子选择，后BLL锁
宣布，静态编程信号
00: 1/16384
01: 1/8192
10: 1/4096
11: 1/2048
BLL锁定阈值选择，相对于理想的锁定指示值
信号，静态编程信号
0: 1/2
1:
BLL的锁定检测窗口大小的选择，在32 -QAM的数量方面
符号，静态编程信号
0: 16384
1: 32768
HBWBLL
输入
1
FFKBLL
输入
2
LFFKBLL
输入
2
LCKTHBLL
输入
1
LCKWINBLL
输入
1
3
CS3810
名字
CLL设置
INIPCLL
32 QAM解调器
表1 ： CS3810 32 QAM解调器接口信号说明
I / O
宽度
描述
输入
1
CLL初期的选择，在32 -QAM符号而言，静态编程
明信号，
0: 16384
1: 32768
当BLL锁定宣布，从空闲状态的CLL切换到初始
状态，其中所述均衡器被投入的CMA方式。在CLL收购
初始周期之后启动。
使用或不使用AFC的频率偏移的估计，静态编程
信号
0 ：不使用AFC
1 ：使用AFC
当AFC是在不使用时， CLL使用扫描计数器机制
估计频率偏移量。当拉入失败的每一次
计数器加1 ，得到一个新的频率偏移值，直到
锁定得以实现。
AFC计算的数量在亚冠期间平均
0: 16
1: 64
仿真结果表明，在嘈杂的环境选择64给出了更可靠
能的频率偏移估计
CLL拉的（收购）模式下的带宽选择
0 ： 0.0015 （ 55KHZ ）
1： 0.003 （ 110KHz ）
的带宽是基于阻尼的假设近似的
0.71因子
CLL决策的直接（跟踪）模式下的带宽选择
0 ： 0.01 （ 370KHz ）
1： 0.02 （ 740KHz ）
的带宽是基于阻尼的假设近似的
0.71因子
均衡米选择了CMA模式
00: 1/1024
01: 1/512
10: 1/256
11: 1/128
均衡米选择了DD LMS模式
00: 1/8192
01: 1/4096
10: 1/2048
11: 1/1024
AFCCLL
输入
1
NAFCCLL
输入
1
PILBWCLL
输入
1
DDLBWCLL
输入
1
MUCMAEQ
输入
2
MUDDEQ
输入
2
输出数据
RXSYNC
RXDATA
产量
产量
1
8
输出就绪标志。该有效输出数据是存在于信号
RXDATA口
接收的输出数据端口
4
TM
表1 ： CS3810 32 QAM解调器接口信号说明
名字
I / O
宽度
描述
误差修正统计
TCMERR
RSERR_U
RSERR_L
AGC控制
AGCP
VCO控制
VCOV
产量
12
VCO控制电压，12位，根据偏移二进制格式，归
VCO的频率范围，使得极大值对应于
的最低频率和零对应于最高频率，
更新每四个符号（ 9.25兆赫， 8个时钟周期）
VCO控制电压选通脉冲，在每8个时钟周期置为4个周期
以指示VCOV的更新
产量
1
自动增益控制宽度调制的脉冲具有256个符号周期。脉冲宽度
是正比于输入信号电平。
产量
产量
产量
16
16
16
报告中的解码的IQ数据流估计误差数
报告由所述里德 - 所罗门解码器校正的错误的数量
（高16位）
报告由所述里德 - 所罗门解码器校正的错误的数量
（低16位）
VCSTRB
产量
1
纠偏控制
RSERRPRD
UPTCM
绕行
锁定状态
AGCOK
LCKBLL
LCKCLL
STATCLL
产量
产量
产量
产量
1
1
1
3
AGC确定的指标，声称当平均峰值采样级别
内的理想电平的±15％的
BLL锁标志，声称当锁被声明或保留，更新一次
每一个BLL锁定检测窗口
CLL锁标志，声称当锁被声明或保留，更新的
每个输出符号（两个时钟周期）
CLL的状态，更新为每个输出符号（两个时钟周期）
000：空闲（均衡器的初始模式，相位误差设置为0 ）
001 ：初始（均衡器CMA ，相位误差设置为0 ）
010 ： AFC （均衡器的CMA ，估计频率偏移）
011 ： DFS （均衡器的CMA ，扫描计数器增加）
100 ： 4GC吸合（均衡器的CMA ， CLL 4GC吸合）
110 ： DD吸合（均衡器的CMA ， CLL DD吸合）
111 ：锁（均衡器DD ， DD CLL追踪）
当断言表示输出FIFO溢出和数据有
掉落
当断言标志着中医解码器已经实现锁定
当该块的同步已经实现置位表示
输入
输入
输入
2
8
1
静态信号设置在其中RS收集统计信息的时间
静态信号用来控制TCM解码器的操作
静态信号，当断言中医解码器绕过
FIFOERROR
LCKTCM
LCKUW
产量
产量
产量
1
1
1
5
TM
表1 ： CS3810 32 QAM解调器接口信号说明
名字
重新开始
I / O
输入
宽度
1
描述
同步复位信号，高电平有效。在BLL重启收购
后处理被激活。在CLL返回重新启动后怠速状态
并重新启动收购，直到BLL锁的实现。
输入数据
ZIFMT
输入
1
输入采样格式，静态编程信号
0： 2的补码
1 ：偏移二进制码
来自DAC ，2个码元速率（ 74MHz ）输入样品A ，格式确定
通过ZIFMT
来自DAC ，2个码元速率（ 74MHz ）输入样品B ，格式确定
通过ZIFMT
ZA
ZB
AGC设置
AGCREF
BLL设置
VCORNG
输入
输入
10
10
输入
8
AGC阈值参考，静态编程信号
输入
1
VCO的频率范围选择，静态编程信号，指定
VCO的对应Df的/ f0的当12位的控制信号VCOV
从中间到最大或最小的值的变化
0: 1/8192
1: 1/4092
VCO的实际Df的/ f0的可能并不一定准确的
规定和BLL仍然可以正常工作。它不仅影响BLL
采集范围和速度。
科斯塔斯低通滤波器H （F ）的增益因子的选择，静态编程显
最终
0: 1/32
1: 1/16
在BLL锁之前的频率误差低通滤波器的增益因子选择
被声明为静态编程信号
00: 1/2048
01: 1/1024
10: 1/512
11: 1/256
频率误差低通滤波器的增益因子选择，后BLL锁
宣布，静态编程信号
00: 1/16384
01: 1/8192
10: 1/4096
11: 1/2048
BLL锁定阈值选择，相对于理想的锁定指示值
信号，静态编程信号
0: 1/2
1:
BLL的锁定检测窗口大小的选择，在32 -QAM的数量方面
符号，静态编程信号
0: 16384
1: 32768
HBWBLL
输入
1
FFKBLL
输入
2
LFFKBLL
输入
2
LCKTHBLL
输入
1
LCKWINBLL
输入
1
3
CS3810
名字
CLL设置
INIPCLL
32 QAM解调器
表1 ： CS3810 32 QAM解调器接口信号说明
I / O
宽度
描述
输入
1
CLL初期的选择，在32 -QAM符号而言，静态编程
明信号，
0: 16384
1: 32768
当BLL锁定宣布，从空闲状态的CLL切换到初始
状态，其中所述均衡器被投入的CMA方式。在CLL收购
初始周期之后启动。
使用或不使用AFC的频率偏移的估计，静态编程
信号
0 ：不使用AFC
1 ：使用AFC
当AFC是在不使用时， CLL使用扫描计数器机制
估计频率偏移量。当拉入失败的每一次
计数器加1 ，得到一个新的频率偏移值，直到
锁定得以实现。
AFC计算的数量在亚冠期间平均
0: 16
1: 64
仿真结果表明，在嘈杂的环境选择64给出了更可靠
能的频率偏移估计
CLL拉的（收购）模式下的带宽选择
0 ： 0.0015 （ 55KHZ ）
1： 0.003 （ 110KHz ）
的带宽是基于阻尼的假设近似的
0.71因子
CLL决策的直接（跟踪）模式下的带宽选择
0 ： 0.01 （ 370KHz ）
1： 0.02 （ 740KHz ）
的带宽是基于阻尼的假设近似的
0.71因子
均衡米选择了CMA模式
00: 1/1024
01: 1/512
10: 1/256
11: 1/128
均衡米选择了DD LMS模式
00: 1/8192
01: 1/4096
10: 1/2048
11: 1/1024
AFCCLL
输入
1
NAFCCLL
输入
1
PILBWCLL
输入
1
DDLBWCLL
输入
1
MUCMAEQ
输入
2
MUDDEQ
输入
2
输出数据
RXSYNC
RXDATA
产量
产量
1
8
输出就绪标志。该有效输出数据是存在于信号
RXDATA口
接收的输出数据端口
4
TM
表1 ： CS3810 32 QAM解调器接口信号说明
名字
I / O
宽度
描述
误差修正统计
TCMERR
RSERR_U
RSERR_L
AGC控制
AGCP
VCO控制
VCOV
产量
12
VCO控制电压，12位，根据偏移二进制格式，归
VCO的频率范围，使得极大值对应于
的最低频率和零对应于最高频率，
更新每四个符号（ 9.25兆赫， 8个时钟周期）
VCO控制电压选通脉冲，在每8个时钟周期置为4个周期
以指示VCOV的更新
产量
1
自动增益控制宽度调制的脉冲具有256个符号周期。脉冲宽度
是正比于输入信号电平。
产量
产量
产量
16
16
16
报告中的解码的IQ数据流估计误差数
报告由所述里德 - 所罗门解码器校正的错误的数量
（高16位）
报告由所述里德 - 所罗门解码器校正的错误的数量
（低16位）
VCSTRB
产量
1
纠偏控制
RSERRPRD
UPTCM
绕行
锁定状态
AGCOK
LCKBLL
LCKCLL
STATCLL
产量
产量
产量
产量
1
1
1
3
AGC确定的指标，声称当平均峰值采样级别
内的理想电平的±15％的
BLL锁标志，声称当锁被声明或保留，更新一次
每一个BLL锁定检测窗口
CLL锁标志，声称当锁被声明或保留，更新的
每个输出符号（两个时钟周期）
CLL的状态，更新为每个输出符号（两个时钟周期）
000：空闲（均衡器的初始模式，相位误差设置为0 ）
001 ：初始（均衡器CMA ，相位误差设置为0 ）
010 ： AFC （均衡器的CMA ，估计频率偏移）
011 ： DFS （均衡器的CMA ，扫描计数器增加）
100 ： 4GC吸合（均衡器的CMA ， CLL 4GC吸合）
110 ： DD吸合（均衡器的CMA ， CLL DD吸合）
111 ：锁（均衡器DD ， DD CLL追踪）
当断言表示输出FIFO溢出和数据有
掉落
当断言标志着中医解码器已经实现锁定
当该块的同步已经实现置位表示
输入
输入
输入
2
8
1
静态信号设置在其中RS收集统计信息的时间
静态信号用来控制TCM解码器的操作
静态信号，当断言中医解码器绕过
FIFOERROR
LCKTCM
LCKUW
产量
产量
产量
1
1
1
5
QQ：2880707522 复制
