添加收藏夹  设为首页  深圳服务热线:13751165337  13692101218
51电子网联系电话:13751165337
位置:首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第125页 > CS2300-OTP
CS2300-OTP
小数N分频时钟乘法器与内部LCO
特点
时钟倍频器/抖动降低
概述
该CS2300 -OTP是一种非常灵活的系统
计时装置,其利用一个可编程锁相
循环。的CS2300 -OTP是基于混合的模拟电源
数字锁相环结构包括一个独特的组合
Δ-Σ分数N频率和灰
合成器和数字锁相环。这种架构允许
用于产生低抖动时钟相对一对外部
嘈杂的同步时钟频率低至
50赫兹。该CS2300 -OTP有许多配置选项
这是设置为运行时,一旦系统蒸发散之前。在运行时,
有可供3硬件配置管脚
模式和功能选择。
该CS2300 -OTP可在一个10引脚MSOP封装
年龄在商业( -10 ° C至+ 70 ° C)级。顾客
开发套件也可用于自定义设备
原型制作,小制作编程和设备
评价。请参阅
“订购信息”
第25页
完整的详细信息。
生成低抖动6 - 75 MHz时钟
从紧张的50 Hz至30 MHz的时钟
来源
LCO内部参考时钟
高精度PLL倍频因子
最大误差小于1ppm的高
分辨率模式
可配置的硬件控制引脚
可配置的辅助输出
无需外部模拟环路滤波器
组件
一次性可编程
最小的电路板所需的空间
3.3 V
频率参考
硬件控制
硬件CON组fi guration
PLL输出
锁定指示
产量
LCO
小数N分频
频率合成器
6 75兆赫
PLL输出
N
50赫兹到30兆赫
频率参考
输出输入
倍频
数字PLL &分数
N个逻辑
http://www.cirrus.com
版权
Cirrus Logic公司, 2009年公司
(版权所有)
AUG 09
DS844F1
CS2300-OTP
目录
1.引脚说明................................................................................................................................. 4
2.典型连接图.....................................................................................................五
3.特性和规范............................................. ......................................... 6
推荐工作条件............................................... ..................................... 6
绝对最大额定值........................................................................................................ 6
DC电气特性............................................... ................................................. 6
AC电气特性............................................... ................................................. 7
PLL性能曲线............................................................................................................... 8
4.架构概述............................................................................................................... 9
4.1 Δ-Σ分数N频率合成器......................................... .................................. 9
4.2模数混合锁相环.......................................... ............................................ 9
5.应用................................................................................................................................... 11
5.1一次性可编程............................................................................................................ 11
5.2定时参考时钟................................................................................................................. 11
5.3频率参考时钟输入, CLK_IN ........................................... ........................................ 11
5.3.1调整最小环路带宽的CLK_IN ........................................ .................... 11
5.4输出到输入频率比配置........................................... .................................. 13
5.4.1用户定义的比例(路德) ..................................................................................................... 13
5.4.2比例调节器( R- MOD) .......................................................................................................... 13
5.4.3有效率( REFF ) .......................................................................................................... 13
5.4.4比例配置摘要............................................ .................................................. 14
5.5 PLL时钟输出........................................................................................................................... 15
5.6辅助输出.............................................................................................................................. 16
5.7模式引脚功能................................................................................................................... 16
5.7.1 M1和M0模式引脚功能......................................... .............................................. 16
5.7.2 M2模式引脚功能........................................... .................................................. ....... 17
5.7.2.1 M2配置为输出禁止.......................................... .................................... 17
5.7.2.2 M2配置为R-国防部启用........................................ ...................................... 17
5.7.2.3 M2配置为AuxOutSrc覆盖.......................................... ........................... 17
5.8时钟输出稳定性考虑............................................. ............................................... 18
5.8.1输出开关................................................................................................................... 18
5.8.2 PLL解锁条件.......................................................................................................... 18
5.9要求的加电排序的编程器件.......................................... ................. 18
6.参数说明........................................................................................................... 19
6.1模态配置集............................................................................................................... 19
6.1.1 R-国防部选择( RModSel [1 :0]) ................................... .................................................. ...... 19
6.1.2辅助输出源选择( AuxOutSrc [ 1 : 0 ] ) ................................... .......................... 20
6.2比0 - 3 ...................................................................................................................................... 20
6.3全局配置参数.............................................. .................................................. ... 20
6.3.1辅助PLL锁定输出配置( AuxLockCfg ) ....................................... ....................... 20
6.3.2启用PLL时钟上的开锁输出( ClkOutUnl ) ..................................... ........................... 20
6.3.3低频比配置( LFRatioCfg ) ....................................... ......................... 20
6.3.4 M2引脚配置( M2Config [ 2 : 0 ] ) .................................... ............................................... 21
6.3.5时钟输入带宽( ClkIn_BW [ 2 : 0 ] ) .................................... ............................................ 21
7.计算用户定义的比率........................................... ......................................... 22
7.1高分辨率12.20格式....................................................................................................... 22
7.2乘高20.12格式............................................. .................................................. .... 22
8.编程信息........................................................................................................ 23
9.包装尺寸.................................................................................................................... 24
热特性......................................................................................................... 24
10.订购信息.............................................................................................................. 25
11.修订历史.......................................................................................................................... 26
DS844F1
2
CS2300-OTP
图列表
图1.典型的连接图........................................................................................................五
图2. CLK_IN正弦抖动容限........................................... .................................................. 8
图3. CLK_IN正弦抖动传输........................................... .................................................. 8 ...
图4. CLK_IN随机抖动抑制和容忍......................................... ................................ 8
图5. Δ-Σ分数N频率合成器....................................... ................................ 9
图6.混合模拟数字PLL .......................................................................................................... 10
图为LCO 7.外部组件要求.......................................... ................................... 11
图8.低带宽和新的时钟域......................................... ............................................. 12
图9.高带宽CLK_IN域再利用....................................... ...................................... 12
图10.比功能摘要........................................................................................................... 14
图11. PLL时钟输出选项....................................................................................................... 15
图12.辅助输出选择........................................................................................................ 16
图13. M2映射选项................................................................................................................ 17
图14.参数配置集............................................ .................................................. .... 19
表格清单
表1.模态和全局配置........................................... .................................................. ..... 11
表2比修改.............................................................................................................................. 13
表3例12.20 R值............................................................................................................ 22
表4.示例20.12 R值............................................................................................................ 22
DS844F1
3
CS2300-OTP
1.引脚说明
VD
GND
CLK_OUT
AUX_OUT
CLK_IN
1
2
3
4
5
10
9
8
7
6
M0
M1
M2
FILTN
FILTP
引脚名称
VD
GND
CLK_OUT
AUX_OUT
CLK_IN
FILTP
FILTN
M2
M1
M0
#
1
2
3
4
5
6
7
8
9
引脚说明
数字电源
(输入) - 为数字和模拟部分电源正极。
(输入) - 接地参考。
PLL时钟输出
(输出) - PLL时钟输出。
辅助输出
(输出) - 该引脚输出的输入或输出时钟中的一个缓冲版本,
或状态信号,这取决于配置。
频率参考时钟输入
(输入) - 时钟输入数字PLL频率基准。
LCO过滤器的连接
(输入/输出) - 这些引脚提供外部电源滤波的LCO 。
模式选择
(输入) - M 2是一个可配置的模式选择引脚。
模式选择
(输入) - M 1是一个可配置的模式选择引脚。
10
模式选择
(输入) - M0为一个可配置的模式选择引脚。
4
DS844F1
CS2300-OTP
2.典型连接图
0.1 F
1 F
+3.3 V
VD
M2
系统微控制器
M1
M0
CS2300-OTP
频率参考
CLK_IN
FILTP
FILTN
GND
CLK_OUT
的电路需要
一个低抖动时钟
与其它电路或
微控制器
0.1 F
AUX_OUT
图1.典型的连接图
DS844F1
5
CS2300-OTP
小数N分频时钟乘法器与内部LCO
特点
时钟倍频器/抖动降低
生成低抖动6 - 75 MHz时钟
从抖动或间歇50 Hz至
30 MHz的时钟源
概述
该CS2300 -OTP是一种非常灵活的系统
计时装置,其利用一个可编程锁相
循环。的CS2300 -OTP是基于混合的模拟电源
数字锁相环结构包括一个独特的组合
Δ-Σ分数N频率和灰
合成器和数字锁相环。这种架构允许
用于产生低抖动时钟相对一对外部
嘈杂的同步时钟频率低至
50赫兹。该CS2300 -OTP有许多配置选项
这是设置为运行时,一旦系统蒸发散之前。在运行时,
有可供3硬件配置管脚
模式和功能选择。
该CS2300 -OTP可在一个10引脚MSOP封装
年龄在商业( -10 ° C至+ 70 ° C)级。顾客
开发套件也可用于自定义设备
原型制作,小制作编程和设备
评价。请参阅
“订购信息”
第27页
完整的详细信息。
LCO内部参考时钟
高精度PLL倍频因子
最大误差小于1ppm的高
分辨率模式
可配置的硬件控制引脚
可配置的辅助输出
无需外部模拟环路滤波器
组件
一次性可编程
最小的电路板所需的空间
3.3 V
频率参考
硬件控制
硬件CON组fi guration
PLL输出
锁定指示
产量
LCO
小数N分频
频率合成器
6 75兆赫
PLL输出
N
50赫兹到30兆赫
频率参考
输出输入
倍频
数字PLL &分数
N个逻辑
基本产品信息
http://www.cirrus.com
本文档中包含的信息为新的产品。
Cirrus Logic公司保留修改本产品,恕不另行通知。
版权
Cirrus Logic公司2008年公司
(版权所有)
JUN 08
DS844PP1
CS2300-OTP
目录
1.引脚说明................................................................................................................................. 4
2.典型连接图.....................................................................................................五
3.特性和规范............................................. ......................................... 6
推荐工作条件............................................... ..................................... 6
绝对最大额定值........................................................................................................ 6
DC电气特性............................................... ................................................. 6
AC电气特性............................................... ................................................. 7
4.架构概述............................................................................................................... 8
4.1 Δ-Σ分数N频率合成器......................................... .................................. 8
4.2模数混合锁相环.......................................... ............................................ 8
5.应用................................................................................................................................... 10
5.1一次性可编程............................................................................................................ 10
5.2定时参考时钟................................................................................................................. 10
5.3频率参考时钟输入, CLK_IN ........................................... ........................................ 10
5.3.1 CLK_IN跳跃模式......................................................................................................... 10
5.3.2调整最小环路带宽的CLK_IN ........................................ .................... 12
5.4输出到输入频率比配置........................................... .................................. 13
5.4.1用户定义的比例(路德) ..................................................................................................... 13
5.4.2手动比例调节器( R- MOD) ....................................... .................................................. .... 14
5.4.3自动比例调节器(自动R- MOD) ..................................... .......................................... 14
5.4.4有效率( REFF ) .......................................................................................................... 15
5.4.5比例配置摘要............................................ .................................................. 15
5.5 PLL时钟输出........................................................................................................................... 16
5.6辅助输出.............................................................................................................................. 17
5.7模式引脚功能................................................................................................................... 17
5.7.1 M1和M0模式引脚功能......................................... .............................................. 17
5.7.2 M2模式引脚功能........................................... .................................................. ....... 18
5.7.2.1 M2配置为输出禁止.......................................... .................................... 18
5.7.2.2 M2配置为R-国防部启用........................................ ...................................... 18
5.7.2.3 M2配置为auto R-国防部启用....................................... ............................... 18
5.7.2.4 M2配置为AuxOutSrc覆盖.......................................... ........................... 18
5.8时钟输出稳定性考虑............................................. ............................................... 19
5.8.1输出开关................................................................................................................... 19
5.8.2 PLL解锁条件.......................................................................................................... 19
6.参数说明........................................................................................................... 20
6.1模态配置集............................................................................................................... 20
6.1.1 R-国防部选择( RModSel [1 :0]) ................................... .................................................. ...... 20
6.1.2辅助输出源选择( AuxOutSrc [ 1 : 0 ] ) ................................... .......................... 21
6.1.3自R-修改使能( AutoRMod ) ....................................... .............................................. 21
6.2比0 - 3 ...................................................................................................................................... 21
6.3全局配置参数.............................................. .................................................. ... 21
6.3.1时钟跳过启用( ClkSkipEn ) ......................................... .................................................. .. 21
6.3.2辅助PLL锁定输出配置( AuxLockCfg ) ....................................... ....................... 22
6.3.3启用PLL时钟上的开锁输出( ClkOutUnl ) ..................................... ........................... 22
6.3.4低频比配置( LFRatioCfg ) ....................................... ......................... 22
6.3.5 M2引脚配置( M2Config [ 2 : 0 ] ) .................................... ............................................... 22
6.3.6时钟输入带宽( ClkIn_BW [ 2 : 0 ] ) .................................... ............................................ 23
7.计算用户定义的比率........................................... ......................................... 24
7.1高分辨率12.20格式....................................................................................................... 24
7.2乘高20.12格式............................................. .................................................. .... 24
8.编程信息........................................................................................................ 25
9.包装尺寸.................................................................................................................... 26
DS844PP1
2
CS2300-OTP
热特性......................................................................................................... 26
10.订购信息.............................................................................................................. 27
11.修订历史.......................................................................................................................... 27
图列表
图1.典型的连接图........................................................................................................五
图2. Δ-Σ分数N频率合成器....................................... ................................ 8
图3.混合模拟数字PLL ............................................................................................................ 9
图为LCO 4.外部组件要求.......................................... ................................... 10
图5.取出CLK_IN为> 223 LCO周期........................................ ............................................. 11
图6.删除CLK_IN为< 223 LCO周期,但> TCS ..................................... ................................ 11
图7.删除CLK_IN为< TCS ........................................................................................................ 12
图8.低带宽和新的时钟域......................................... ............................................. 12
图9.高带宽CLK_IN域再利用....................................... ...................................... 13
图10.比功能摘要........................................................................................................... 16
图11. PLL时钟输出选项....................................................................................................... 16
图12.辅助输出选择........................................................................................................ 17
图13. M2映射选项................................................................................................................ 18
图14.参数配置集............................................ .................................................. .... 20
表格清单
表1.模态和全局配置........................................... .................................................. ..... 10
表2比修改.............................................................................................................................. 14
表3.自动比修改............................................................................................................. 14
表4.示例音频过采样时钟发生器从CLK_IN ........................................ .......... 15
表5.示例12.20 R值............................................................................................................ 24
表6.示例20.12 R值............................................................................................................ 24
DS844PP1
3
CS2300-OTP
1.引脚说明
VD
GND
CLK_OUT
AUX_OUT
CLK_IN
1
2
3
4
5
10
9
8
7
6
M0
M1
M2
FILTN
FILTP
引脚名称
VD
GND
CLK_OUT
AUX_OUT
CLK_IN
FILTP
FILTN
M2
M1
M0
#
1
2
3
4
5
6
7
8
9
引脚说明
数字电源
(输入) - 为数字和模拟部分电源正极。
(输入) - 接地参考。
PLL时钟输出
(输出) - PLL时钟输出。
辅助输出
(输出) - 该引脚输出的输入或输出时钟中的一个缓冲版本,
或状态信号,这取决于配置。
频率参考时钟输入
(输入) - 时钟输入数字PLL频率基准。
LCO过滤器的连接
(输入/输出) - 这些引脚提供外部电源滤波的LCO 。
模式选择
(输入) - M 2是一个可配置的模式选择引脚。
模式选择
(输入) - M 1是一个可配置的模式选择引脚。
10
模式选择
(输入) - M0为一个可配置的模式选择引脚。
4
DS844PP1
CS2300-OTP
2.典型连接图
0.1 F
1 F
+3.3 V
VD
M2
系统微控制器
M1
M0
CS2300-OTP
频率参考
CLK_IN
FILTP
FILTN
GND
CLK_OUT
的电路需要
一个低抖动时钟
与其它电路或
微控制器
0.1 F
AUX_OUT
图1.典型的连接图
DS844PP1
5
查看更多CS2300-OTPPDF信息
推荐型号
供货商
型号
厂家
批号
数量
封装
单价/备注
操作
    QQ: 点击这里给我发消息 QQ:2880707522 复制 点击这里给我发消息 QQ:2369405325 复制

    电话:0755-82780082
    联系人:杨小姐
    地址:深圳市福田区振兴路156号上步工业区405栋3层

    CS2300-OTP
    -
    -
    -
    -
    终端采购配单精选

查询更多CS2300-OTP供应信息

深圳市碧威特网络技术有限公司
 复制成功!