添加收藏夹  设为首页  深圳服务热线:13692101218  13751165337
51电子网联系电话:13692101218
位置:首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第399页 > CS2100CP-CZZR
CS2100-CP
小数N分频时钟乘法器
特点
时钟倍频器/抖动降低
概述
该CS2100 -CP是一种非常通用的系统
计时装置,它利用一个可编程的相位
锁定环。的CS2100 -CP是基于混合模拟
登录数字PLL架构包括一个独特的
Δ-Σ分数N频率组合
合成器和数字锁相环。这种架构允许
用于发电的低抖动时钟相对于一个外部的一个
频率低最终嘈杂的同步时钟
为50赫兹。该CS2100 -CP支持IC和SPI
全软件控制。
该CS2100 -CP可在一个10引脚MSOP封装
年龄在商业( -10 ° C至+ 70 ° C)级。顾客
开发套件也可用于设备evalua-
化。请参阅
32页的“订购信息”
完整的详细信息。
生成低抖动6 - 75 MHz时钟
从抖动或间歇50 Hz到30
MHz的时钟源
高精度PLL倍频因子
- 最大误差小于1ppm的高
分辨率模式
IC / SPI 控制端口
可配置的辅助输出
参考时钟的灵活采购
- 外部振荡器或时钟源
- 支持廉价的本地晶振
最小的电路板所需的空间
- 无需外部模拟环路滤波器
组件
3.3 V
时序参考
频率参考
PLL输出
锁定指示
IC / SPI
软件控制
I2C / SPI
产量
8 MHz到75 MHz的
低抖动时序
参考
小数N分频
频率合成器
6 75兆赫
PLL输出
N
50赫兹到30兆赫
频率
参考
输出输入
倍频
数字PLL &分数
N个逻辑
http://www.cirrus.com
版权
Cirrus Logic公司, 2009年公司
(版权所有)
AUG 09
DS840F1
CS2100-CP
目录
1.引脚说明................................................................................................................................. 4
2.典型连接图.....................................................................................................五
3.特性和规范............................................. ......................................... 6
推荐工作条件............................................... ..................................... 6
绝对最大额定值........................................................................................................ 6
DC电气特性............................................... ................................................. 6
AC电气特性............................................... ................................................. 7
PLL性能曲线............................................................................................................... 8
控制端口切换特征 - IC格式........................................... ........ 9
控制端口开关特性 - SPI格式........................................... .... 10
4.架构概述............................................................................................................. 11
4.1 Δ-Σ分数N频率合成器......................................... ................................ 11
4.2模数混合锁相环.......................................... .......................................... 11
5.应用................................................................................................................................... 13
5.1定时参考时钟输入........................................................................................................ 13
5.1.1内部定时参考时钟分频器.......................................... ..................................... 13
5.1.2晶体连接( XTI和XTO ) ........................................ .............................................. 14
5.1.3外部参考时钟( REF_CLK ) ......................................... ......................................... 14
5.2频率参考时钟输入, CLK_IN ........................................... ........................................ 14
5.2.1 CLK_IN跳跃模式......................................................................................................... 14
5.2.2调整最小环路带宽的CLK_IN ........................................ .................... 16
5.3输出到输入频率比配置........................................... .................................. 17
5.3.1用户定义的比例(路德) ..................................................................................................... 17
5.3.2比例调节器( R- MOD) .......................................................................................................... 18
5.3.3有效率( REFF ) .......................................................................................................... 19
5.3.4比例配置摘要............................................ .................................................. 19
5.4 PLL时钟输出........................................................................................................................... 20
5.5辅助输出.............................................................................................................................. 20
5.6时钟输出稳定性考虑............................................. ............................................... 21
5.6.1输出开关................................................................................................................... 21
5.6.2 PLL解锁条件.......................................................................................................... 21
5.7要求的加电排序............................................. .................................................. ..... 21
6. SPI / IC控制端口................................................................................................................... 21
6.1 SPI控制..................................................................................................................................... 22
6.2 IC控制...................................................................................................................................... 22
6.3存储器地址指针............................................................................................................... 24
6.3.1地图自动递增.............................................................................................................. 24
7.注册快速参考........................................................................................................ 24
8.注册说明................................................................................................................ 25
8.1设备内径与修订(地址01H ) ............................................ ........................................... 25
8.1.1设备标识(设备[ 4 : 0 ] ) - 只读.................................. ................................... 25
8.1.2设备版本(修订版[ 2 : 0 ] ) - 只读.................................. ...................................... 25
8.2设备控制(地址02H ) ........................................................................................................ 25
8.2.1解锁指示灯(解锁) - 只读....................................... ........................................... 25
8.2.2辅助输出禁用( AuxOutDis ) ......................................... .......................................... 25
8.2.3 PLL时钟输出禁止( ClkOutDis ) ........................................ .......................................... 26
8.3设备配置1 (地址03H ) .......................................... ................................................. 26
8.3.1 R-国防部选择( RModSel [ 2 : 0 ] ) ................................... .................................................. ...... 26
8.3.2辅助输出源选择( AuxOutSrc [ 1 : 0 ] ) ................................... .......................... 26
8.3.3启用设备配置寄存器1 ( EnDevCfg1 ) ....................................... ................. 27
8.4全局配置(地址05H ) ........................................... .................................................. .. 27
8.4.1设备配置冻结(冻结) ......................................... ....................................... 27
2
DS840F1
CS2100-CP
8.4.2启用设备配置寄存器2 ( EnDevCfg2 ) ....................................... ................ 27
8.5比(地址06H - 09H ) .............................................................................................................. 27
8.6功能配置1 (地址16H) .......................................... .............................................. 28
8.6.1时钟跳过启用( ClkSkipEn ) ......................................... .................................................. .. 28
8.6.2辅助PLL锁定输出配置( AuxLockCfg ) ....................................... ....................... 28
8.6.3参考时钟输入分频器( RefClkDiv [ 1 : 0 ] ) ................................... ................................. 28
8.7功能配置2 (地址17H) .......................................... .............................................. 29
8.7.1启用PLL时钟上的开锁输出( ClkOutUnl ) ..................................... ........................... 29
8.7.2低频比配置( LFRatioCfg ) ....................................... ......................... 29
8.8功能配置3 (地址1EH ) .......................................... .............................................. 29
8.8.1时钟输入带宽( ClkIn_BW [ 2 : 0 ] ) .................................... ............................................ 29
9.计算用户定义的比率........................................... ......................................... 30
9.1高分辨率12.20格式.......................................................................................................三十
9.2乘高20.12格式............................................. .................................................. .... 30
10.包装尺寸.................................................................................................................. 31
热特性......................................................................................................... 31
11.订购信息.............................................................................................................. 32
12.参考文献: .................................................................................................................................... 32
13.修订历史.......................................................................................................................... 32
图列表
图1.典型的连接图........................................................................................................五
图2. CLK_IN正弦抖动容限........................................... .................................................. 8
图3. CLK_IN正弦抖动传输........................................... .................................................. 8 ...
图4. CLK_IN随机抖动抑制和容忍......................................... ................................ 8
图5.控制端口时序 - IC格式......................................... .................................................. 9 .......
图6.控制端口时序 - SPI格式(只写) ..................................... ..................................... 10
图7. Δ-Σ分数N频率合成器....................................... .............................. 11
图8.混合模拟数字PLL .......................................................................................................... 12
图9.内部定时基准时钟分频器.......................................... ......................................... 13
图10. REF_CLK频率与一个固定CLK_OUT ......................................... ................................... 13
晶振电路.........................................图11.外部元件需求................... 14
图12.删除CLK_IN为> 2
23
SYSCLK周期................................................ ................................ 15
图13.删除CLK_IN为< 2
23
系统时钟周期,但>吨
CS ................................................. ................................. 15
图14. CLK_IN删除了<吨
CS .................................................................................................................................. 16
图15.低带宽和新的时钟域......................................... ........................................... 17
图16.高带宽CLK_IN域再利用....................................... .................................... 17
图17.比功能摘要........................................................................................................... 19
图18. PLL时钟输出选项....................................................................................................... 20
图19.辅助输出选择........................................................................................................ 20
图20.控制端口时序SPI模式......................................... .................................................. .. 22
图21.控制端口时序, IC写......................................... .................................................. ....... 23
图22.控制端口时序, IC中止写入+读取...................................... ................................. 23
表格清单
表1比修改.............................................................................................................................. 18
表2.示例12.20 R值............................................................................................................三十
表3例20.12 R值............................................................................................................三十
DS840F1
3
CS2100-CP
1.引脚说明
VD
GND
CLK_OUT
AUX_OUT
CLK_IN
1
2
3
4
5
10
9
8
7
6
SDA / CDIN
SCL / CCLK
AD0/CS
XTI / REF_CLK
XTO
引脚名称
VD
GND
CLK_OUT
AUX_OUT
CLK_IN
XTO
XTI / REF_CLK
AD0/CS
SCL / CCLK
SDA / CDIN
#
1
2
3
4
5
6
7
8
9
引脚说明
数字电源
(输入) - 为数字和模拟部分电源正极。
(输入) - 接地参考。
PLL时钟输出
(输出) - PLL时钟输出。
辅助输出
(输出) - 该引脚输出的输入或输出时钟中的一个缓冲版本,
或状态信号,根据寄存器的配置。
频率参考时钟输入
(输入) - 时钟输入数字PLL频率基准。
水晶连接( XTI / XTO ) /定时参考时钟输入( REF_CLK )
(输入/输出) -
XTI / XTO是I / O引脚的外部晶体可被用来生成低抖动PLL输入
时钟。 REF_CLK是输入端,用于将外部产生的低抖动参考时钟。
地址位0 ( IC ) /控制端口片选( SPI )
(输入) - AD0是IC芯片地址引脚
模式。 CS是在SPI模式下的片选信号。
控制端口时钟
(输入)
- SCL / CCLK是在IC和SPI串行控制端口的串行时钟
模式。
10
串行控制数据
(输入/输出) - SDA是IC模式下的数据I / O线。 CDIN是输入数据
线在SPI模式控制端口接口。
4
DS840F1
CS2100-CP
2.典型连接图
1
注意事项:
1.
电阻器
需要我
2
C
操作。
0.1 F
2 k
Ω
2 k
Ω
1 F
+3.3 V
VD
SCL / CCLK
系统微控制器
SDA / CDIN
AD0/CS
CS2100-CP
频率参考
CLK_IN
XTI / REF_CLK
XTO
CLK_OUT
的电路需要
一个低抖动时钟
与其它电路或
微控制器
1
or
2
AUX_OUT
GND
低抖动
时序参考
REF_CLK
1
北卡罗来纳X
XTO
or
水晶
XTI
2
XTO
40 pF的
40 pF的
图1.典型的连接图
DS840F1
5
查看更多CS2100CP-CZZRPDF信息
推荐型号
供货商
型号
厂家
批号
数量
封装
单价/备注
操作
    QQ: 点击这里给我发消息 QQ:2880707522 复制 点击这里给我发消息 QQ:2369405325 复制

    电话:0755-82780082
    联系人:杨小姐
    地址:深圳市福田区振兴路156号上步工业区405栋3层

    CS2100CP-CZZR
    -
    -
    -
    -
    终端采购配单精选

QQ: 点击这里给我发消息 QQ:2880133232 复制 点击这里给我发消息 QQ:2880133232 复制 点击这里给我发消息 QQ:2880133232 复制

电话:0755-83202411
联系人:杨泽鹏
地址:深圳市福田区 汉国中心55楼
CS2100CP-CZZR
Cirrus Logic
22+
11250
原装原厂公司现货
QQ:
电话:0755-82574045
联系人:张女士
地址:广东省深圳市福田区华强北赛格广场66楼6608B
CS2100CP-CZZR
Cirrus Logic
21+
4355
MOSP10
只做原装实单申请
QQ: 点击这里给我发消息 QQ:2938238007 复制 点击这里给我发消息 QQ:1840507767 复制

电话:0755-82578309/18898790342
联系人:李小姐
地址:深圳市福田区华强北海外装饰大厦B座7B33
CS2100CP-CZZR
CIRRUS
21+
5000
MOSP10
███全新原装正品,支持实单
QQ: 点击这里给我发消息 QQ:2891128682 复制

电话:18820154873
联系人:李
地址:华强北街道荔村社区振兴路120号赛格科技园4栋西6层C6A10
CS2100CP-CZZR
Cirrus Logic Inc.
25+
88280
原厂授权一级代理,专注军工、汽车、医疗、工业、新能源!
QQ: 点击这里给我发消息 QQ:3449124707 复制 点击这里给我发消息 QQ:3441530696 复制 点击这里给我发消息 QQ:2480898381 复制

电话:0755-23140719/23915992
联系人:李先生 李小姐
地址:深圳市福田区振华路中航苑鼎城大夏1607室
CS2100CP-CZZR
Cirrus 特价
24+
68500
MOSP10
一级代理/放心采购
QQ: 点击这里给我发消息 QQ:2276945435 复制 点击这里给我发消息 QQ:2801615837 复制

电话:0755-82522939
联系人:彭小姐
地址:广东省深圳市福田区福华路嘉汇新汇商中心1020
CS2100CP-CZZR
Cirrus 特价
4355
21+
原包装原标现货,假一罚十,
0.1
QQ: 点击这里给我发消息 QQ:1584878981 复制 点击这里给我发消息 QQ:2881290686 复制

电话:010-62962871、62104931、 62106431、62104891、62104791
联系人:何小姐
地址:海淀区中关村大街32号和盛嘉业大厦10层1008室
CS2100CP-CZZR
Cirrus Logic
21+
4355
MOSP10
全新原装正品/质量有保证
QQ:
电话:0755-82574045
联系人:张女士
地址:广东省深圳市福田区华强北赛格广场66楼6608B
CS2100CP-CZZR
Cirrus Logic
21+
4355
MOSP10
只做原装实单申请
QQ:
电话:0755-82574045
联系人:张女士
地址:广东省深圳市福田区华强北赛格广场66楼6608B
CS2100CP-CZZR
CIRRUS LOGIC
20+
5500
原装正品,支持实单
QQ:
电话:0755-82574045
联系人:张女士
地址:广东省深圳市福田区华强北赛格广场66楼6608B
CS2100CP-CZZR
CIRRUS LOGIC
21+22+
62710
MOSP10
原装正品
查询更多CS2100CP-CZZR供应信息

深圳市碧威特网络技术有限公司
 复制成功!