CS1112
四路功率输出驱动器
该CS1112是一个功率输出驱动器。该IC集成了4
受保护的DMOS低侧驱动器设计用于驱动电感性和
阻性负载在汽车环境中。的输出是
由一个8位的串行外设接口（SPI）或与其相关的控制
并行输入。每个输出包括过电流保护，负载开路
检测和感性回扫夹。该设备是过电压
受保护的。过电流和开路负载故障报告通过SPI
口，并在STATUS领先。
I / O控制
SPI通信是通过断言CSB低启动。在SI数据
铅被转印在SCLK的上升沿。 MSB被转移
第一。输出变为活跃在CSB信号上升沿。诊断
状态位被转移出SO导致在SCLK的下降沿。
所谓铅是高阻抗，而CSB高。漏极开路
输出（ STATUS）报告故障（短路到V
PWR
，GND或开路）
出现在一个输出端的一个或多个。
保护
每路输出独立检测短裤V
PWR
同时输出
是“上”和开路负载/短路到地，而输出是“关” 。该
如果故障发生在输出故障寄存器将被设置。故障寄存器
将被复位故障状况从输出中删除。该
故障当CSB为低电平锁存数据。
如果过电流情况或短路到V
BATT
发生时，该
输出进入用于故障的持续时间的低占空比模式。
在输出过压或欠压时禁用
条件。
特点
4.0 MHz的串行总线输入
并行输入控制
1.0
DMOS驱动器（典型值）
上电复位
内部反激式夹钳
状态输出
故障保护
–
46 V瞬态峰值
–
功率限制
–
欠压
–
过压
故障报告
–
负载开路
–
短路
8内部融合信息
http://onsemi.com
SO–24L
DW后缀
CASE 751E
引脚连接和
标记图
V
DD
1
24
R
OSC
状态
OUT3
IN3
GND
GND
GND
GND
IN2
OUT2
SO
SCLK
V
PWR
OUT0
IN0
GND
GND
GND
GND
IN1
OUT1
SI
CSB
CS1112
AWLYYWW
A
WL ，L
YY, Y
WW, W
=大会地点
=晶圆地段
=年
=工作周
订购信息
设备
CS1112YDWF24
CS1112YDWFR24
包
SO–24L
SO–24L
航运
31单位/铁
1000磁带和放大器;卷轴
半导体元件工业有限责任公司， 2000
1
2000年10月 - 10牧师
出版订单号：
CS1112/D
CS1112
应用框图
IN1 IN2 IN3 IN4 V
DD
V
PWR
QPOD
CSB
CMOS
串行移位
寄存器和
锁存器
4
DMOS
LOW SIDE
开关和
保护
电路
SI
微控制器
与公交车
SCLK
SO
V
DD
4
10 k
故障
报告
R
OSC
BIAS
4
状态
R
OSC
82 k
GND
绝对最大额定值*
等级
直流电源（V
PWR
)
输出的直流电压（输出0 ，1，2 ，3）
V
DD
电源电压
瞬态峰值（ 1.0毫秒上升时间， 300毫秒内， 32 V负载突降@ 14 VV
PWR
)
数字输入电压
单脉冲雪崩能量（ I = 450毫安） （输出0 ， 1 ， 2 ， 3 ）
工作结温，T
J
ESD能力（人体模型）
焊接温度焊接：
第二个最大以上183℃一60 。
*最大包装功耗必须遵守。
回流焊： （只SMD样式） （注1 ）
价值
-0.3 30
46
-0.3到+7.0
46
-0.3到V
DD
+ 0.3
50
-40至150
1.5
230峰
单位
V
V
V
V
V
mJ
°C
kV
°C
http://onsemi.com
2
CS1112
电气特性
（ 9.0 V < V
PWR
< 17 V ， 4.5 V < V
DD
< 5.5 V ， -40°C <牛逼
<
125°C,
5.5 V < V
PWR
< 25 V （输出功能） ;除非另有规定）。
特征
电源电压和电流
V
DD
上电复位门限
V
DD
上电复位迟滞
V
PWR
欠压
V
PWR
过压闭锁
数字电源电流，我
V（ DD ）
模拟电源电流，I
V（ PWR ）
休眠电流，我
V（ PWR ）
数字输入和输出
V
IN
高
V
IN
低
V
IN
迟滞
输入下拉电流
输入上拉电流
地位低
故障检测/计时
过电流检测时间，t
SS
过流关断时间
故障占空比
打开负载跳变点
负载开路检测时间
电源输出
V
漏
钳
漏极漏电流
漏极漏电流
R
DS （ ON）
电流限制
反向二极管压降
下降时间延迟，T
PHL
上升时间延迟，T
PLH
上升时间，t
r
秋季时间，t
f
1.设计保证。
2.占空比模式将启动至少1.0 A和之前的电流限制。
3.输出接通延迟和关闭延迟从CSB的上升沿到输出达到Ⅴ的50％的
PWR
.
I
D
能力= 20 mA ，T
钳
= 100
s
V
漏
= 17 V
V
漏
= 46 V
V
PWR
= 13 V，I
D
= 0.5 A
注2 。
反向二极管压降I = 350毫安
V
PWR
= 13 V ，R
负载
= 33
,
注3 （参见图2）
V
PWR
= 13 V ，R
负载
= 33
,
注3 （参见图2）
V
PWR
= 13 V ，R
负载
= 33
V
PWR
= 13 V ，R
负载
= 33
48
–
–
–
3.0
–
–
–
0.4
0.4
52
–
–
1.0
4.5
–
–
–
–
–
64
25
400
2.0
6.0
1.4
10
15
10
10
V
A
A
A
V
s
s
s
s
过电流检测时，R
OSC
= 82 k
过流关断时，R
OSC
= 82 k
第一个故障周期后，注1 。
IN =低
负载开路检测时，R
OSC
= 82 k
25
1.60
1.4
40
12.5
62.5
3.94
1.56
50
–
100
6.3
1.7
60
100
s
ms
测试条件
民
典型值
最大
单位
输出锁存关通过事件
–
输出锁存关通过事件
输出锁存关通过事件
所有输出开（ @ 350毫安）
所有输出开（ @ 350毫安）
V
DD
≤
0.5 V
2.5
–
4.0
30
–
–
–
3.0
200
4.5
35
–
–
–
3.5
–
5.0
45
5.0
5.0
10
V
mV
V
V
mA
mA
A
SI ， SCLK ， CSB ， IN0 ， IN1 ， IN2 ， IN3
SI ， SCLK ， CSB ， IN0 ， IN1 ， IN2 ， IN3
–
SI ， IN0 ， IN1 ， IN2 ， IN3 ，V
IN
= 30% V
DD
CSB ，V
IN
= 70% V
DD
I
状态
- 0.5毫安
70
–
–
–
–
–
–
–
230
–
–
0.1
–
30
–
25
–25
0.5
%V
DD
%V
DD
mV
A
A
V
%
%V
DD
s
http://onsemi.com
3
CS1112
电气特性（续）
（ 9.0 V < V
PWR
< 17 V ， 4.5 V < V
DD
< 5.5 V ， -40°C <牛逼
<
125°C,
5.5 V < V
PWR
< 25 V （输出功能） ;除非另有规定）。
特征
串行外设接口
SCLK时钟周期
最大输入电容
V
OUT
高
V
OUT
低
SCLK高电平时间
SCLK低电平时间
SI建立时间
SI保持时间
SO上升时间
SO下降时间
CSB建立时间
CSB保持时间
SO延迟时间
V
PWR
= 14 V
C
O
= 200 pF的
SI ， SCLK ，注1 。
所以，我
OH
= 1.0毫安
所以，我
OL
= 1.0毫安
F
SCLK
= 4.0 MHz时， SCLK = 2.0 V至2.0 V
（参见图1）
F
SCLK
= 4.0 MHz时， SCLK = 0.8 V至0.8 V
（参见图1）
SI = 0.8 V / 2.0 V至SCLK = 2.0 V ，在4.0兆赫;
注1 （见图1）
SCLK = 2.0 V至SI = 0.8 V / 2.0 V ，在4.0兆赫;
注1 （见图1）
C
LD
= 200 pF的（ 0.1 V
DD
0.9 V
DD
);
注： 1 。
C
LD
= 200 pF的（ 0.9 V
DD
为0.1V
DD
);
注： 1 。
CSB = 0.8 V至SCLK = 2.0 V
（参见图1）注1 。
SCLK = 0.8 V至CSB = 2.0 V
（参见图1）注1 。
SCLK = 0.8 V至SO数据有效，V
DD
= 5.0 V
C
LD
= 200 pF的4.0兆赫
（参见图1） ;注意： 1 。
CSB上升沿到下一个下降沿。
注： 1 。
250
–
V
DD
– 1.0
–
125
125
25
25
–
–
60
75
–
–
–
–
–
–
–
–
–
25
–
–
–
65
–
12
–
0.5
–
–
–
–
50
50
–
–
125
ns
pF
V
V
ns
ns
ns
ns
ns
ns
ns
ns
ns
测试条件
民
典型值
最大
单位
XFER延迟时间
1.设计保证。
1.0
–
–
s
封装引脚说明
封装引脚＃
24引脚SOIC
1
2
3
4
5, 6, 7, 8
17, 18, 19, 20
9
10
11
12
13
14
引脚符号
V
DD
V
PWR
OUT0
IN0
GND
IN1
OUT1
SI
CSB
SCLK
SO
功能
输入电压偏置逻辑和控制电路。
输入电压偏置栅极驱动电路。
开漏输出之一。
并行输入之一。
接地参考。
并行输入2 。
开漏输出两。
SPI串行输入。
SPI低电平有效片选。
SPI时钟输入。
SPI串行输出。
http://onsemi.com
4
CS1112
封装引脚说明（续）
封装引脚＃
24引脚SOIC
15
16
21
22
23
24
引脚符号
OUT2
IN2
IN3
OUT3
状态
R
OSC
开漏输出三种。
并行输入三种。
并行输入4 。
开漏输出4 。
开路漏极输出，其被断言时打开的负荷或
过流情况发生在任何输出。
82 kΩ的电阻连接到地建立精确的内部电流
租金来源。
功能
电路描述
典型的操作
可以用串口来实现的CS1112控制
使用数据输入外围接口（SPI）端口
在表1中，或将输出信息可以通过控制
并行输入（ IN0 ， IN1 ， IN2 ， IN3 ） 。 IN0控制OUT0 ，
IN1控制OUT1 ，IN2控制OUT2和IN3的控制
OUT3 。导通的输出驱动器是一个OR函数与
SPI的输入和并行输入。
注意：为了防止损坏集成电路或输出负载，V
DD
之前一定要上电复位门限（ 3.5 V）电源上面
IN0 ， IN1 ， IN2 ， IN3或者被置为高电平（ < 70 ％V
DD
).
时序图
CS
SCLK
不在乎
SI
OUT1
关
OUT3
打开
OUT2
打开
OUT0
打开
时间
表1. SPI输入
D7
X
最高位
X =无关; MSB先传送。
D6
X
D5
X
D4
X
D3
OUT3
D2
OUT2
D1
OUT1
D0
OUT0
最低位
OUT0
OUT1
OUT2
OUT3
http://onsemi.com
5
CS1112
四路功率输出驱动器
该CS1112是一个功率输出驱动器。该IC集成了4
受保护的DMOS低侧驱动器设计用于驱动电感性和
阻性负载在汽车环境中。的输出是
由一个8位的串行外设接口（SPI）或与其相关的控制
并行输入。每个输出包括过电流保护，负载开路
检测和感性回扫夹。该设备是过电压
受保护的。过电流和开路负载故障报告通过SPI
口，并在STATUS领先。
I / O控制
SPI通信是通过断言CSB低启动。在SI数据
铅被转印在SCLK的上升沿。 MSB被转移
第一。输出变为活跃在CSB信号上升沿。诊断
状态位被转移出SO导致在SCLK的下降沿。
所谓铅是高阻抗，而CSB高。漏极开路
输出（ STATUS）报告故障（短路到V
PWR
，GND或开路）
出现在一个输出端的一个或多个。
保护
每路输出独立检测短裤V
PWR
同时输出
是“上”和开路负载/短路到地，而输出是“关” 。该
如果故障发生在输出故障寄存器将被设置。故障寄存器
将被复位故障状况从输出中删除。该
故障当CSB为低电平锁存数据。
如果过电流情况或短路到V
BATT
发生时，该
输出进入用于故障的持续时间的低占空比模式。
在输出过压或欠压时禁用
条件。
特点
4.0 MHz的串行总线输入
并行输入控制
1.0
DMOS驱动器（典型值）
上电复位
内部反激式夹钳
状态输出
故障保护
–
46 V瞬态峰值
–
功率限制
–
欠压
–
过压
故障报告
–
负载开路
–
短路
8内部融合信息
http://onsemi.com
SO–24L
DW后缀
CASE 751E
引脚连接和
标记图
V
DD
1
24
R
OSC
状态
OUT3
IN3
GND
GND
GND
GND
IN2
OUT2
SO
SCLK
V
PWR
OUT0
IN0
GND
GND
GND
GND
IN1
OUT1
SI
CSB
CS1112
AWLYYWW
A
WL ，L
YY, Y
WW, W
=大会地点
=晶圆地段
=年
=工作周
订购信息
设备
CS1112YDWF24
CS1112YDWFR24
包
SO–24L
SO–24L
航运
31单位/铁
1000磁带和放大器;卷轴
半导体元件工业有限责任公司， 2000
1
2000年10月 - 10牧师
出版订单号：
CS1112/D
CS1112
应用框图
IN1 IN2 IN3 IN4 V
DD
V
PWR
QPOD
CSB
CMOS
串行移位
寄存器和
锁存器
4
DMOS
LOW SIDE
开关和
保护
电路
SI
微控制器
与公交车
SCLK
SO
V
DD
4
10 k
故障
报告
R
OSC
BIAS
4
状态
R
OSC
82 k
GND
绝对最大额定值*
等级
直流电源（V
PWR
)
输出的直流电压（输出0 ，1，2 ，3）
V
DD
电源电压
瞬态峰值（ 1.0毫秒上升时间， 300毫秒内， 32 V负载突降@ 14 VV
PWR
)
数字输入电压
单脉冲雪崩能量（ I = 450毫安） （输出0 ， 1 ， 2 ， 3 ）
工作结温，T
J
ESD能力（人体模型）
焊接温度焊接：
第二个最大以上183℃一60 。
*最大包装功耗必须遵守。
回流焊： （只SMD样式） （注1 ）
价值
-0.3 30
46
-0.3到+7.0
46
-0.3到V
DD
+ 0.3
50
-40至150
1.5
230峰
单位
V
V
V
V
V
mJ
°C
kV
°C
http://onsemi.com
2
CS1112
电气特性
（ 9.0 V < V
PWR
< 17 V ， 4.5 V < V
DD
< 5.5 V ， -40°C <牛逼
<
125°C,
5.5 V < V
PWR
< 25 V （输出功能） ;除非另有规定）。
特征
电源电压和电流
V
DD
上电复位门限
V
DD
上电复位迟滞
V
PWR
欠压
V
PWR
过压闭锁
数字电源电流，我
V（ DD ）
模拟电源电流，I
V（ PWR ）
休眠电流，我
V（ PWR ）
数字输入和输出
V
IN
高
V
IN
低
V
IN
迟滞
输入下拉电流
输入上拉电流
地位低
故障检测/计时
过电流检测时间，t
SS
过流关断时间
故障占空比
打开负载跳变点
负载开路检测时间
电源输出
V
漏
钳
漏极漏电流
漏极漏电流
R
DS （ ON）
电流限制
反向二极管压降
下降时间延迟，T
PHL
上升时间延迟，T
PLH
上升时间，t
r
秋季时间，t
f
1.设计保证。
2.占空比模式将启动至少1.0 A和之前的电流限制。
3.输出接通延迟和关闭延迟从CSB的上升沿到输出达到Ⅴ的50％的
PWR
.
I
D
能力= 20 mA ，T
钳
= 100
s
V
漏
= 17 V
V
漏
= 46 V
V
PWR
= 13 V，I
D
= 0.5 A
注2 。
反向二极管压降I = 350毫安
V
PWR
= 13 V ，R
负载
= 33
,
注3 （参见图2）
V
PWR
= 13 V ，R
负载
= 33
,
注3 （参见图2）
V
PWR
= 13 V ，R
负载
= 33
V
PWR
= 13 V ，R
负载
= 33
48
–
–
–
3.0
–
–
–
0.4
0.4
52
–
–
1.0
4.5
–
–
–
–
–
64
25
400
2.0
6.0
1.4
10
15
10
10
V
A
A
A
V
s
s
s
s
过电流检测时，R
OSC
= 82 k
过流关断时，R
OSC
= 82 k
第一个故障周期后，注1 。
IN =低
负载开路检测时，R
OSC
= 82 k
25
1.60
1.4
40
12.5
62.5
3.94
1.56
50
–
100
6.3
1.7
60
100
s
ms
测试条件
民
典型值
最大
单位
输出锁存关通过事件
–
输出锁存关通过事件
输出锁存关通过事件
所有输出开（ @ 350毫安）
所有输出开（ @ 350毫安）
V
DD
≤
0.5 V
2.5
–
4.0
30
–
–
–
3.0
200
4.5
35
–
–
–
3.5
–
5.0
45
5.0
5.0
10
V
mV
V
V
mA
mA
A
SI ， SCLK ， CSB ， IN0 ， IN1 ， IN2 ， IN3
SI ， SCLK ， CSB ， IN0 ， IN1 ， IN2 ， IN3
–
SI ， IN0 ， IN1 ， IN2 ， IN3 ，V
IN
= 30% V
DD
CSB ，V
IN
= 70% V
DD
I
状态
- 0.5毫安
70
–
–
–
–
–
–
–
230
–
–
0.1
–
30
–
25
–25
0.5
%V
DD
%V
DD
mV
A
A
V
%
%V
DD
s
http://onsemi.com
3
CS1112
电气特性（续）
（ 9.0 V < V
PWR
< 17 V ， 4.5 V < V
DD
< 5.5 V ， -40°C <牛逼
<
125°C,
5.5 V < V
PWR
< 25 V （输出功能） ;除非另有规定）。
特征
串行外设接口
SCLK时钟周期
最大输入电容
V
OUT
高
V
OUT
低
SCLK高电平时间
SCLK低电平时间
SI建立时间
SI保持时间
SO上升时间
SO下降时间
CSB建立时间
CSB保持时间
SO延迟时间
V
PWR
= 14 V
C
O
= 200 pF的
SI ， SCLK ，注1 。
所以，我
OH
= 1.0毫安
所以，我
OL
= 1.0毫安
F
SCLK
= 4.0 MHz时， SCLK = 2.0 V至2.0 V
（参见图1）
F
SCLK
= 4.0 MHz时， SCLK = 0.8 V至0.8 V
（参见图1）
SI = 0.8 V / 2.0 V至SCLK = 2.0 V ，在4.0兆赫;
注1 （见图1）
SCLK = 2.0 V至SI = 0.8 V / 2.0 V ，在4.0兆赫;
注1 （见图1）
C
LD
= 200 pF的（ 0.1 V
DD
0.9 V
DD
);
注： 1 。
C
LD
= 200 pF的（ 0.9 V
DD
为0.1V
DD
);
注： 1 。
CSB = 0.8 V至SCLK = 2.0 V
（参见图1）注1 。
SCLK = 0.8 V至CSB = 2.0 V
（参见图1）注1 。
SCLK = 0.8 V至SO数据有效，V
DD
= 5.0 V
C
LD
= 200 pF的4.0兆赫
（参见图1） ;注意： 1 。
CSB上升沿到下一个下降沿。
注： 1 。
250
–
V
DD
– 1.0
–
125
125
25
25
–
–
60
75
–
–
–
–
–
–
–
–
–
25
–
–
–
65
–
12
–
0.5
–
–
–
–
50
50
–
–
125
ns
pF
V
V
ns
ns
ns
ns
ns
ns
ns
ns
ns
测试条件
民
典型值
最大
单位
XFER延迟时间
1.设计保证。
1.0
–
–
s
封装引脚说明
封装引脚＃
24引脚SOIC
1
2
3
4
5, 6, 7, 8
17, 18, 19, 20
9
10
11
12
13
14
引脚符号
V
DD
V
PWR
OUT0
IN0
GND
IN1
OUT1
SI
CSB
SCLK
SO
功能
输入电压偏置逻辑和控制电路。
输入电压偏置栅极驱动电路。
开漏输出之一。
并行输入之一。
接地参考。
并行输入2 。
开漏输出两。
SPI串行输入。
SPI低电平有效片选。
SPI时钟输入。
SPI串行输出。
http://onsemi.com
4
CS1112
封装引脚说明（续）
封装引脚＃
24引脚SOIC
15
16
21
22
23
24
引脚符号
OUT2
IN2
IN3
OUT3
状态
R
OSC
开漏输出三种。
并行输入三种。
并行输入4 。
开漏输出4 。
开路漏极输出，其被断言时打开的负荷或
过流情况发生在任何输出。
82 kΩ的电阻连接到地建立精确的内部电流
租金来源。
功能
电路描述
典型的操作
可以用串口来实现的CS1112控制
使用数据输入外围接口（SPI）端口
在表1中，或将输出信息可以通过控制
并行输入（ IN0 ， IN1 ， IN2 ， IN3 ） 。 IN0控制OUT0 ，
IN1控制OUT1 ，IN2控制OUT2和IN3的控制
OUT3 。导通的输出驱动器是一个OR函数与
SPI的输入和并行输入。
注意：为了防止损坏集成电路或输出负载，V
DD
之前一定要上电复位门限（ 3.5 V）电源上面
IN0 ， IN1 ， IN2 ， IN3或者被置为高电平（ < 70 ％V
DD
).
时序图
CS
SCLK
不在乎
SI
OUT1
关
OUT3
打开
OUT2
打开
OUT0
打开
时间
表1. SPI输入
D7
X
最高位
X =无关; MSB先传送。
D6
X
D5
X
D4
X
D3
OUT3
D2
OUT2
D1
OUT1
D0
OUT0
最低位
OUT0
OUT1
OUT2
OUT3
http://onsemi.com
5
QQ：2880707522 复制
