【CP3SP33连接处理器与高速缓存，DSP和蓝牙，USB和双CAN接口初步2005年9月CP3SP3】,IC型号CP3SP33SMR,CP3SP33SMR PDF资料,CP3SP33SMR经销商,ic,电子元器件-51电子网

CP3SP33连接处理器与高速缓存，DSP和蓝牙，USB和双CAN接口

初步

2005年9月

CP3SP33连接处理器与高速缓存，DSP和

蓝牙

，USB和双CAN接口

1.0

概述

该CP3SP33连接处理器结合高性

formance有需要的嵌入了大量的整合

DED蓝牙应用。功能强大的RISC内核， 4K-

字节指令高速缓存和柚木

DSP协处理器亲

国际志愿组织高运算带宽， DMA驱动的硬件

通信外围设备提供高I / O带宽，

和一个外部总线提供了系统扩展性。

除了提供所需的下一个gen-的特征

嵌入式蓝牙产品关合作，在CP3SP33是

备份的设计师需要的软件资源

对于快速时间 - 市场，包括操作系统，

蓝牙协议栈的实现，外设驱动程序，

参考设计，以及集成开发环境

换货。再加上外部程序存储器和

片上通信外围设备包括：蓝牙蓝牙无线电收发器，如美国国家半导体的LMX5252 ，

下链路控制器，通用串行总线（2.0） OTG节点的CP3SP33提供了一个完整的蓝牙系统解决方案

和主机控制器，双CAN ，双微丝/加/ SPI ，和灰。

双ACCESS总线，四UART ， 10位A / D转换器，以及美国国家半导体提供完整和业界

远程信息处理/音频编解码器。额外的片上外设IN-证明的应用程序开发环境， CP3SP33

CLUDE DMA控制器，双CVSD / PCM转换模块，应用程序，包括IAR Embedded Workbench中，

S和AAI数字音频总线接口，定时和Watch- ISYSTEM winIDEA和iC3000活动模拟器，蓝牙

警犬队，双多功能定时器单元，双多功能时序开发板，蓝牙协议栈和应用

呃，和多输入唤醒（ MIWU ）单元。

化的例子。

框图

Bluetooth是Bluetooth SIG ， Inc.的注册商标，是由美国国家半导体公司授权使用。柚木是ParthusCeva ， Inc.的注册商标。

TRI- STATE是美国国家半导体公司的注册商标。

2005美国国家半导体公司

www.national.com

CP3SP33

2.0

特点

通用硬件外设

10通道， 10位A / D转换器（ ADC ）

16通道DMA控制器

完全静态的RISC处理器内核，能够操作

双16位多功能定时器（ MFT ）

从0到96 MHz的零等待/保持状态

双多功能定时器单元（VTU），每个单元有四个不知疲倦

最低10.4 ns时96 MHz的IN-指令周期时间

吊灯计时器

内部时钟频率的基础上，一个12 -MHz的外部输入

时间和看门狗单位

4K字节， 4路组相联指令高速缓存

广泛的电源和时钟管理支持

69独立向量的外设中断

两个锁相环（ PLL）合成不知疲倦

DSP功能

下垂的系统和音频外设时钟

能工作在96兆赫

主动模式两个独立的振荡器（ 12 MHz）的

16位定点运算，双MAC结构

和省电模式（ 32.768 kHz）的时钟

32位接口， 4K字节的RAM与CPU共享

低功耗模式（省电，空闲和暂停）为慢

32位外部总线接口

荷兰国际集团或停止时钟来优化功耗

总线主控接口，音频外设和I / O

同时满足应用需求

内存

灵活的I / O

CPU特性

4K字节的CPU指令缓存

32K字节的CPU数据RAM

4K字节的CPU / DSP共享RAM

24K字节的DSP程序RAM

24K字节的DSP数据RAM

8K字节序器蓝牙和数据RAM

地址多达32M字节的外部存储器

多达64个通用I / O引脚（具有片上共享

外围I / O）

可编程I / O引脚的特性：三态输出

放，推挽输出，弱上拉/下拉输入，高

阻抗输入，高速驱动能力

施密特在通用输入触发

多输入唤醒（ MIWU ）功能

硬件通信广泛的Peripher-电源

ALS

3.0 I / O端口操作

–

3.3V

蓝牙低链路控制（LLC ），包括共享

在1.8V核心逻辑运算

7K字节蓝牙数据RAM和1K字节的蓝牙硒

芯片上电复位

序器RAM

温度范围

通用串行总线（ USB ） 2.0 - The-Go的

音频/远程信息处理编解码器与双通道ADC输入和高

-40 ° C至+ 85°C （工业级）

品质立体声DAC输出

套餐

15个消息缓冲器符合两个CAN接口

FBGA - 224 ， FBGA -144

CAN规范2.0B活跃

两个ACCESS总线串行总线接口（I

C兼容）

完整的开发环境

两个8位/ 16位SPI ，MICROWIRE /加串行接口

快速预集成的硬件和软件支持

s的数字音频总线接口

原型设计和生产

四个通用异步接收器/发送器

多文件C源代码编辑器，调试器源代码和项目

器（UART）通道，一个信道具有USART的能力

经理

先进的音频接口（ AAI）连接到外部8 /

全面的，综合的，一站式的技术支持

13位PCM编码解码器以及向ISDN-控制器

蓝牙协议栈

通过IOM- 2接口（奴隶只）

两CVSD / PCM转换器，其支承两个双向

应用程序可以通过接口的高层协议或

tional音频连接

直接到低级别的主机控制器接口（HCI ）

传输层支持允许HCI命令为基础的IN-

外部总线接口共用CPU和DSP之间

terface超过UART端口

16位/ 32位数据总线

基带（链路控制器）的硬件最小化

23位地址总线

CPU上的带宽需求

3个可编程芯片选择输出

链路管理（ LM ）

高达32M字节外部存储器

逻辑链路控制和适配协议（ L2CAP ）

8级写缓冲器

服务发现协议（ SDP ）

RFCOMM串口仿真协议

所有的数据包类型，微微网和散射网功能

CP3SP33连接处理器选购指南

NSID

CP3SP33SMS

CP3SP33SMR

www.national.com

速度

TEMP 。 RANGE

（兆赫）

-40 °C至+ 85°C

I / O的

包

TYPE

FBGA-224

FBGA-144

CP3SP33

3.0

设备概述

3.5

内存

该CP3SP33连接处理器是一种先进的MI-

crocomputer与系统定时，中断逻辑，指令

高速缓存，数据存储器和I / O端口包含在芯片上， mak-

ING它非常适合于广泛的嵌入式应用。

第1页框图显示了主要的芯片上的COM

在CP3SP33的元件。

该CP3SP33设备支持一个统一的线性地址

空间。三种类型的片上存储器占用特定重

这个地址空间内的地区码，以及任何外部

内存：

32K字节的CPU的RAM

4K字节的CPU / DSP的共享内存

8K字节序器蓝牙和数据RAM

高达32M字节的外部存储器

3.1

CR16CPLUS CPU CORE

该CP3SP33包含CR16CPlus CPU核心。这个核心

在以前的CP3000的性能提高devic-

ES加入了4K字节的指令缓存和加倍

CPU内核数据总线的带宽。缓存大大降低

指令取32位的系统总线上的带宽而

留下更多的总线带宽可基于DMA的I / O。

缓存移动平均执行率更接近

每个时钟周期一条指令的峰值速率，尤其是当

从片外程序存储器执行。在DMA控制 -

LER之间提供高效共享CPU核心总线

CPU和高带宽外设诸如有线和

无线通信接口。

有关指令集架构的信息，请

参阅

CR16C程序员参考手册

（ doc-

输稿号424521772-101 ，其可被下载

从国家的网站http://www.national.com ）。

一种非易失性的外部程序存储器，用于存储所述

应用程序，蓝牙协议栈，并且实时

操作系统。

在32K字节的CPU RAM用于临时存储

数据和用于该程序的堆栈和中断堆栈。读

写操作可以字节宽度或字宽，去

待处理由CPU执行的指令。

3.6

蓝牙LLC

集成的硬件蓝牙低链路控制器

（ LLC ）符合蓝牙规范1.2版

并集成了以下功能：

7K字节专用蓝牙数据RAM

1K字节的专用蓝牙序RAM

支持所有蓝牙1.2数据包类型和扩展

同步面向连接（ eSCO可）链接

3.2

柚木DSP内核

支持1600跳/ s的快速跳频

柚木16位定点DSP内核是专为低

接入码相关性和时隙定时恢复电路

电力，高速数字信号处理应用，在 -

电源管理控制逻辑

cluding声学回声消除，降噪，并

BlueRF兼容接口（模式2/3）与连接

美国国家半导体的LMX5252和其他射频收发器芯片

MP3 / WMA解码。它采用四总线，双MAC ，恩

hanced哈佛结构。该DSP具有24K字节

3.7

USB

专用程序RAM ，数据RAM 24K字节，一个4K-

字节RAM与CPU共享。该DSP具有总线主站的全速通用串行总线（ USB ）节点和主机

接口4K字节的共享内存和外部的MEM控制器与USB规范2.0和USB兼容

ORY总线。它也有一个总线主控接口，一个音频共享上- The-Go的。它集成了所需的USB收发器，该

外设总线。该DSP是从对CPU外围串行接口引擎（ SIE ），以及USB端点的FIFO 。一

共有七端点管线的支持： 1 bidirection-

总线，用于下载软件到程序RAM 。

人管的强制性控制EP0和一个额外的6

该DSP具有其自己的DMA控制器，用于I / O和存储器AC-

管道单向端点，以支持USB中断，

塞斯。

批量和同步数据传输。

3.3

片上USB收发器集成了一个上拉

CPU和DSP内核实现公交车在D +线UVCC AMBA - compati-电阻。这个上拉电阻可

BLE AHB的高性能32位总线与爆破和切换，或通过将USB VBUS检测输入（ VBUS ）

拆分交易。在CPU外围总线和CPU / DSP其中省去了外部元件。

共享的音频外设总线实现AMBA兼容

3.8

CAN接口

32位的APB总线。 CPU和DSP的总线，在运行IN-

依赖率高达96兆赫。在APB总线运行在两个CAN模块，支持Full CAN 2.0B级， CAN

的速率为1倍，2或4比CPU的串行总线接口慢于要求高的应用

速度（高达每秒1兆比特）或低速接口

AHB总线。

与CAN总线主控能力。之间的数据传输

3.4

外部总线接口单元

可以和CPU由15建立内存映射

外部总线接口单元（ EBIU ）提供编程消息缓冲区，可单独配置为

序的时序，存储器类型，基地址，大小和总线接收或发送缓冲器。接收到的邮件被过滤

宽度（ 8位，16位或32位），用于高达32M字节的三个区域。由两个掩模，一个用于第一14个消息缓冲器和AN-

一个8级写缓冲区释放总线主机继续另一种为15日消息缓冲区提供了基本的

CAN路径。优先级解码器允许任何缓冲区有

执行，而无需等待写周期才能完成。

最高或最低的传输优先级。远传重

任务可以自动自动recon-处理

成形到一个接收器传输后或通过自动化的

AMBA总线架构

www.national.com

CP3SP33

在接收传输的调度。此外，一个16位

时间戳计数器支持实时应用。

在CAN模块允许单周期字节或字的读/

写访问。一组诊断功能（如LOOP-

回来了，只是听和错误识别）支持人员开发

opment与CAN模块，并且提供复杂

错误的管理工具。

3.13

模拟数字转换器

该器件包含一个10通道，多路输入， suc-

逐次逼近， 10位模拟数字转换器。它

同时支持单端和差分模式能操作的

通报BULLETIN 。

集成的10位ADC提供了以下功能：

10通道，多路输入

在CAN接收器可以触发唤醒状态出

5个差分通道

低功耗模式，通过多输入唤醒单元。

单端和差分外部过滤功能

12位分辨率; 10位精度

3.9

AUDIO / TELEMATICS CODEC

签位

芯片上的编码解码器被设计用于语音输入和立体声

10微秒的转换时间

音频播放。它包括双声道ADC通道能操作

外部触发启动

阿婷在8-24 kHz的采样率（ 125 ×过采样时钟

开始触发后可编程的启动延时

需要）。立体声DAC工作在选定的采样率

投票或中断对转换完成

从125 × 128或×过采样时钟，驱动两个config-

urable ，增益可编程差分线路驱动器输出。该ADC提供了多种选择的参考电压

该DAC具有杂音抑制电路，零来源。正参考可以是ADVCC （内部），

交叉检测电路，音/补偿滤波器，侧音IN- VREF ， ADC0 ， ADC1或。负基准电压进行寻址

jection的ADC ，以及内部电源管理电路。 VCC （内部）， ADC2 ， ADC3或。

这些ADC接收差分或单端模拟微观两个具体的模拟信道选择模式支持 -

手机输入。该DAC采用全差分信令版。这些如下：

高PSRR ，低串扰。 DMA传输的支持

允许任何特定的频道在同一时间进行选择。

移植到允许快速的CPU ，独立的接收和发送

该A / D转换器进行了具体的转换再

麻省理工学院。

quested和停止。

允许任何差分通道对，在任意一个选择

3.10

CVSD / PCM转换模块

时间。该A / D转换器进行特定差

这两个CVSD / PCM模块之间进行转换

转换请求并停止。

CVSD数据和PCM数据，其中， CVSD编码是

如在蓝牙规范和PCM数据在这两个单端和差分模式的定义，存在的钙

pability连接模拟多路复用器的输出与A / D转换

可以是8位μ律， 8位A律，或13位到16位的线性。

转换器输入到外部引脚。这提供了能够

3.11

的数字音频总线

外部连接一个共同的过滤器/信号调理税务局局长

该IC间声音（ IS ）接口是一种同步串行扣器的A / D转换器。

接口用于数字音频数据的传送。该

3.14

QUAD UART

S接口音可以被配置为主机或从机，并

它支持所有三种常见的数据格式：我

S模式，左四UART模块支持广泛的编程

对齐，右对齐。它具有可编程字的波特率和数据格式，奇偶校验生成和几个

从8位到32位和可编程的有效数据分辨率而错误检测方案的长度。波特率产生导通

芯片，在软件控制下。所有UART模块支持

lution从8至24位。

DMA和硬件流控制。一个模块USART

3.12

先进的音频接口

功能（同步模式），速度高达921.6

高级音频接口（ AAI）提供串行同步千波特。 UART的报价从低唤醒状态

异步的，全双工接口，编解码器，并使用多输入唤醒模块类似串行供电模式。

设备。发送和接收路径操作asynchro-

3.15

MICROWIRE / SPI

nously相对于彼此。每个通道使用三个显

的NAL通讯：移位时钟，帧同步，这两个微丝/ SPI （ MWSPI ）接口模块支持

与其他设备同步串行通信的

和数据。

符合MICROWIRE或串行外设接口（SPI）

当接收器和发射器使用外部移位时钟脉冲

规格。它支持8位和16位的数据传输。

和帧同步信号，接口工作在异步

异步的模式。可替换地，发送和接收路径中的微丝接口允许几个设备commu-

可以共享相同的移位时钟和超过由四根线的单个系统帧为nicate同步信号：串行

中，串行输出，移位时钟和从属启用。在任何给定

同步模式操作。

一次，微丝接口作为主机或

奴隶。该微丝接口支持全套奴隶

选择多从机实施。

在主控模式下，移位时钟是片下产生

软件控制。在从模式下，唤醒了一个低的

电源模式可以使用多输入触发唤

截至模块。

www.national.com

CP3SP33

3.16

双ACCESS总线接口

3.21

电源管理

这两个ACCESS总线（ ACB ）接口模块支持

两线串行接口与ACCESS总线兼容

物理层。这也是英特尔的系统MAN-兼容

理总线（SMBus ）和飞利浦的我

C总线。在ACB MOD-

ULES可以被配置为总线主站或从站，而且他们

可以保持两个多双向通信

PLE主从设备。

在ACCESS总线接收器可以触发唤醒状态

出通过多输入的低功耗模式的唤

截至模块。

电源管理模块（ PMM ），提高了EF Fi的

该装置通过改变操作模式效率和

功耗活动的所需电平相匹配。

该设备可以在任何的四种电源模式下运行：

—

ACTIVE ：

该器件工作在全速使用

高频时钟。所有设备功能都完全OP-

erational 。

—

节电：

该器件工作在较低的速度

使用慢时钟。 CPU和一些模块

可继续在该低转速运转。

—

空闲：

该设备是除了电源MAN-不活跃

理模块和时序和看门狗模块，

它继续使用较慢的时钟进行操作。

—

HALT ：

该设备处于非活动状态，但仍保留其内部

国家（RAM和寄存器内容）。

该PMM提供了一种机制来处理蓝牙spe-

cific电源管理模式，优化功率变

在特殊的蓝牙状态消耗，如公园，页

扫描，查询扫描等。

3.17

双多功能定时器

两个多功能定时器（ MFT ）每个模块包含

一对16位的定时器/计数器寄存器。每个定时器/计数器

单元可被配置为在以下任何一种来操作

模式：

—

与处理器无关的脉冲宽度调制

（PWM）模式：

生成指定宽度的脉冲

和占空比，并提供一个通用定时器/

计数器。

—

双输入捕捉模式：

测量所经过的时间

发生外部事件，并提供之间

一个通用定时器/计数器。

—

双独立定时器模式：

生成系统

定时信号或计数的外部事件

事件。

—

单输入捕捉和单定时器模式：

亲

志愿组织一个外部事件计数器和一个系统时序

呃。

3.22

输入/输出端口

该器件具有64软件可配置的I / O引脚（ 36中

FBGA - 144封装），分为四个端口称为端口

E，端口F ，端口G ，和端口H.每个引脚可配置为

作为一个通用输入或通用输出

放。此外，许多I / O引脚可以被配置为操作

为输入或输出，用于片上外设模块，如

UART的或计时器。

在I / O引脚的特点是完全可编程的。每个引脚

3.18

多才多艺定时器单元

可以被配置为作为一个三态输出，推挽

两个多功能定时器单元（ VTU）每个模块包含推挽输出，弱上拉/下拉输入，高速驱动器，或

四个独立的定时器子系统，它作为一个高阻抗输入操作。

双8位PWM配置，一个16位PWM定时器或

3.23

时钟和复位模块

16位计数器，两个输入捕捉通道。每

定时器子系统提供一个8位时钟分频器，以AC-时钟和复位模块生成一个12 MHz的主

从外部晶振网络或外部时钟的时钟IN-

commodate一个宽的频率范围。

放。主时钟可以被用作一个基准时钟2

3.19

时序和看门狗模块

基于PLL的可产生higher-时钟乘法器

时间和看门狗模块（ TWM ）包含一个实时时钟速度。

时间定时器和看门狗单位。实时时钟时序

荷兰国际集团的功能可以被用来产生周期性实时

基于系统中断。定时器输出是16功能于一身

放于多输入唤醒模块，其可用于

从低功耗模式中退出。看门狗单位是DE-

签约检测应用程序被陷在一个

导致程序控制或“失控”的损失无限循环

程序。当看门狗触发，它重置设备。

该TWM的时钟由低速慢时钟。

大多数模块从主时钟得到的时钟工作

或PLL时钟。 CPU核心AHB总线上的模块进行操作

从HCLK时钟，而在APB外设模块

巴士从PCLK时钟。产生PCLK时钟

除以HCLK时钟由1，2，或4，有些外围MOD-

ULES可以使用多种辅助时钟之一，其中也有

从主时钟或PLL时钟采用12位衍生的亲

可编程分频器。

在省电模式下， HCLK时钟由慢时钟驱动，

这是典型的从EX-产生32.768 kHz的信号

内部时钟网络或预分频主时钟可用于

消除32.768 kHz晶振的网络，为最

成本敏感的应用。在最大功率敏感AP-

并发症，手术从外部32.768 kHz晶振

网络允许高频振荡器和锁相环被

关闭。

3.20

多输入唤醒

多输入唤醒（ MIWU ）功能是用来返回

（唤醒）从低功率模式到有源器件

模式。 64通道MIWU单元接收唤醒信号

从各种内部和外部来源。除了

唤醒功能， MIWU单元可产生多达八个

中断请求。每个MIWU通道可单独

编程来激活中断请求之一。