CoreU1PHY - 乌托邦水平1 PHY接口
产品概述
预期用途
UTOPIA标准1级PHY接口的任何
的ATM链路层设备
–
–
的Libero IDE和行业标准的合成及
仿真工具
RTL版
VHDL源代码
核心综合和仿真脚本
爱特不发达国家
测试平台
（ VHDL ）
十分
支持业界标准仿真工具
主要特点
标准的8位， 25 MHz的乌托邦水平1 PHY
接口符合ATM论坛的UTOPIA
规格，等级1版本2.01 （ AF- phy-
0017.000)
独立的TX和RX时钟和接口引脚
支持单元级别握手的53-或54字节
ATM细胞自动添加UDF2场的分/插
在ATM头53个字节的模式
16位（ 54字节）的用户界面可使用
直接或螺栓达人的Actel的ATM信元
缓冲块： ATMBUFx
设计工具支持
模拟： VITAL标准的VHDL和OVI
标准的Verilog仿真器
合成：的LeonardoSpectrum
，的Synplify
，设计
编译器
， FPGA编译器
TM
和FPGA快递
TM
目录
概述................................................ ...
设备要求................................................ 。
UTOPIA接口................................................ .......
用户界面................................................ .............
订购信息................................................
更改列表............................................... ............
数据分类................................................ 。
1
2
2
4
6
7
7
家庭支持
聚变
ProASIC3/E
的ProASIC
加
的Axcelerator
核心可交付
网表版本
–
编译RTL仿真模型完全
支持Actel公司的Libero
集成设计
环境（IDE）
结构VHDL和Verilog网表（有
没有I / O焊盘）兼容Actel的
概述
CoreU1PHY是乌托邦水平1 PHY接口内核，
直接连接到任何ATM链路层（主）设备
和用户逻辑（或可选ATM信元缓冲块）到
提供链路层设备和一个之间的接口。
非标准物理层设备（图
1).
–
TX
乌托邦
LEVEL 1
链路层
设备
CoreATMBUF3
RX
CoreU1PHY
CoreATMBUF3
用户
逻辑
其他
设备
图1 -
框图
2005年12月
2005 Actel公司
v 4 .0
1
CoreU1PHY - 乌托邦水平1 PHY接口
设备要求
CoreU1PHY可以在任一所述的ProASIC实施
PLUS
或的Axcelerator系列器件。
表1
表示数
核心要求每个技术逻辑单元。
表1 -
设备利用率和性能
细胞或瓷砖
家庭
聚变
ProASIC3/E
的ProASIC
PLUS
的Axcelerator
顺序
59
59
79
60
组合
61
61
58
60
利用总量
设备
AFS060
A3P060
APA075
AX125
百分比
8.0%
8.0%
4.5%
6.0%
性能
25 MHZ
25 MHZ
>25兆赫
>25兆赫
UTOPIA接口
CoreU1PHY实现了一个标准的8位的点至点
支持的小室长度的物理层接口
无论是53或54字节。如果cell_size位为低时，一个53字节的
细胞被转移和UDF2字节被插入上
流入和减少对出口从用户
接口;否则， 54个字节传送。该
UTOPIA接口的信号汇总于
表2中。
表2
UTOPIA接口信号
信号
u1_tx_clk
u1_tx_clav
u1_tx_en
u1_tx_soc
u1_tx_data
u1_rx_clk
u1_rx_clav
u1_rx_en
u1_rx_soc
u1_rx_data
类型描述
In
OUT
In
In
In
In
OUT
In
OUT
OUT
TX接口时钟
活跃的高细胞可用的缓冲空间
低电平有效的数据传输启用
高电平有效指示启动细胞的
8位进入数据
RX接口时钟
活跃的高细胞可用的缓冲空间
低电平有效的数据传输启用
高电平有效指示启动细胞的
8位进入数据
CoreU1PHY将查找u1_tx_soc成为
有效（高电平），表明该单元的第一个字
转移是活跃在总线上。如图
图2中，
u1_tx_soc可以在同一周期中被断言
u1_tx_en被拉低。一旦u1_tx_soc被识别，则
芯接受53个字节（或54） ，并将它们转发到
用户接口。
u1_tx_clk
u1_tx_clav
u1_tx_en
u1_tx_soc
u1_tx_data
图2 -
细胞TX开始
H1
H2
如果链路层设备不具有的其它小区以
送，或者如果当前的小区转移过程中的轮询
表示该CoreU1PHY是没有准备好接受
另一个小区时， U1的链路层可以取消选择该物理
的最后一个字后，通过接口不声明u1_tx_en
转移（图
3).
u1_tx_clk
u1_tx_clav
u1_tx_en
u1_tx_soc
u1_tx_data
P51 P52 P53 P54
XX
TX接口（入口）
传送单元上的UTOPIA第1级的处理
TX接口开始u1_tx_clav 。核心主张
u1_tx_clav高每当w_avail被断言在用户
界面。如果u1_tx_clav低，链路层设备必须
等到CoreU1PHY表明它已准备好接收
另一个单元格。
开始TX接口上发送的细胞，所述链路层
简单地断言u1_tx_en低（图
2).
图3 -
TX传输完成
2
v4.0
CoreU1PHY - 乌托邦水平1 PHY接口
可替代地，链路层设备可以选择失速IN-
细胞无取消的物理接口之间，
如图
图4中。
u1_tx_clk
u1_tx_clav
u1_tx_en
u1_tx_soc
u1_tx_data
P51 P52 P53 P54
XX
H1
H2
该CoreU1PHY然后断言u1_rx_soc高，
指示该小区转移的第一个字是活动的
上车。一旦转移已经开始，所有53或54个字节
小区的传输而不会中断。
如果当前的数据传输过程中的轮询指示有
没有更多的小区可用，或者如果链路层是无法
从CoreU1PHY ，的链路接收另一个单元格
层可以通过取消不声明物理接口
u1_rx_en接收到当前小区的最后一个字节之后，
如图
图7 。
u1_rx_clk
图4 -
TX失速由u1_tx_clav
u1_rx_clav
u1_rx_en
u1_rx_soc
u1_rx_data
P51
P52
P53
P54
XX
如果链路层的另一小区发送到物理
接口和如果当前小区中的轮询指示
该CoreU1PHY能够接受另一个小区，则
链路层可发送单元后端到背部，如图
图5中。
图7 -
RX终止转让
u1_tx_clk
u1_tx_clav
u1_tx_en
u1_tx_soc
u1_tx_data
P51 P52 P53 P54 H1 H2 H3 H4 H5 H6
图5 -
TX返回到返回转移
如果链路层将继续使CoreU1PHY
在最后的两个字节的当前小区的转移，以及
一个或多个完整的ATM信元已准备好为
转移（ u1_rx_avail高） ，在CoreU1PHY会
送回至后端单元，如图
网络连接gure 8 。
如果用户
接口表示r_avail低（没有数据要发送），但
链路层将继续断言U1_rx_en低，则
CoreU1PHY接口将保持空闲状态，直到r_avail是
置高的用户接口和另一个小区上
传输开始。
u1_rx_clk
u1_rx_clav
u1_rx_en
u1_rx_soc
u1_rx_data
P51 P52 P53 P54 H1 H2 H3 H4 H5
RX接口（出口）
在RX接口操作以类似的方式。该
过程开始于u1_rx_clav 。如果用户界面
表示存在一个可用于至少一个完整的细胞
传输通过断言r_avail高，核心与响应
u1_rx_clav高;否则， u1_rx_clav为低电平
和链路层设备必须等待，直到用户逻辑
表示一个细胞可用于传输。
要开始接收接口上接收单元，该链接 -
层必须选择CoreU1PHY通过断言u1_rx_en
低（图
6).
u1_rx_clk
u1_rx_clav
u1_rx_en
u1_rx_soc
u1_rx_data
图6 -
RX启动细胞移植
图8 -
RX返回到返回转移
H1 H2
v4.0
3
CoreU1PHY - 乌托邦水平1 PHY接口
用户界面
用户界面可以直接连接到Actel的
CoreATMBUF3细胞缓冲区，知识产权的核心
提供缓冲最多为三个54字节的ATM信元
在每个方向上（图
1第1页） 。
可选地，所述
设计者可以选择要连接他/她自己的信元缓存
或用户逻辑功能直接向用户界面。该
与用户接口相关联的信号是
在总结
表3中。
表3
用户接口信号
信号
RESET
XLATE
w_avail
w_phy_act
W_ENABLE
W_ADR
w_data
R_avail
r_buf_en
R_ADR
R_DATA
类型描述
In
In
In
OUT
OUT
OUT
OUT
In
OUT
OUT
In
高电平有效 - 复位所有寄存器
五十四分之五十三字节单元尺寸控制
高电平有效 - 用户可以接收
活跃的高物理选择
高电平有效使能数据
5位字计数
16位的数据总线
高电平有效 - 用户可以发送
高电平有效的读使能
5位字计数
16位的数据总线
信号和数据的读出的接口相关联
与u1_rx_clk 。
每个接口从用户逻辑由受控
w_avail和r_avail信号。
当信元缓存器或用户逻辑准备接收或
发送任一界面上的细胞时，用户必须断言
x_avail高。反过来，这将导致CoreU1PHY到
断言u1_x_clav到链路层设备。
写接口（入口）
每当链路层断言u1_tx_en低，则
w_phy_act信号被置位为高以指示该
入用户接口处于活动状态。该w_enable信号
保持低直到链路层开始转移的细胞。
由于CoreU1PHY从8位数据转换
UTOPIA接口以在用户接口的16位数据，
w_enable被认定为一个时钟周期，而一个数据
字是有效的。 W_adr递增上下一rising-
缘u1_tx_clk ，然后w_enable撤除对
一个时钟周期中（除插入UDF2期间
字节，如图
图9）。
W_adr增量从00到
1B十六进制（ 27字） 。
U1_tx_clk
U1_tx_clav
U1_tx_en
U1_tx_soc
U1_tx_data
w_phy_act
W_ENABLE
W_ADR
w_data
XX
00
01
02
03
P1P2
XX
H1
H2
H3
H4
H5
P1
P2
P3
复位时被置为高电平，在所有的寄存器
CoreU1PHY被清除。他们将继续留在这个状态
只要复位有效。
如果的xlate输入为低时， CoreU1PHY将传输数据
向/从链路层设备为53字节的ATM信元。上
入口（ TX ） ，该CoreU1PHY将复制的第五个字节
ATM信头中插入它作为第六个字节（ UDF2 ）
为了创建在一个标准的54字节ATM信元
用户"write"界面。相反地， CoreU1PHY将
接受标准的54字节的信元在用户"read"
连接并转移到在下降的第六字节
出口（RX）接口。如果XLATE高，没有翻译
执行; 54字节的细胞转移的所有接口。
用户界面被划分成的写入（TX）和读取器（RX ）
接口。的控制信号和数据的写入
接口与所述u1_tx_clk相关，而控制
H1H2 XX H3H4 H5H5 XX
图9 -
写接口细胞转移
如果地址复位到00进制达到1B六角之前，
细胞转移是由链路层和中断
小区的先前字节应被丢弃。当
w_adr达到1B十六进制，一个完整的54字节的信元已经
收到。该w_adr将重置为00进制和w_enable是
去断言，直到另一个细胞传递开始。该
w_phy_act信号不被解除断言，除非链路层
取消选择CoreU1PHY通过断言u1_tx_en高。
4
v4.0
CoreU1PHY - 乌托邦水平1 PHY接口
阅读界面（出口）
当r_avail被置为高电平，在用户界面和
该u1_rx_en信号被置为低电平由链路层，所述
CoreU1PHY将开始接受对用户数据
界面。一旦一个小区转移已经开始，该CoreU1PHY
将传输数据的27字不管的状态
r_avail 。该CoreU1PHY断言r_buf_en高，期待
接受在下一rising-在r_data输入数据
u1_rx_clk的边缘，如图中
网络连接gure 10 。
接纳u1_rx_clk的下一个上升沿，并
该r_adr递增。
然后r_buf_en撤除一个时钟周期的除
第三个数据字后，当XLATE低（ 53字节
模式） ，或者当需要一背到背读操作
为了得到在时间上的第一个有效负载字节。
重复该循环，直到达到r_adr 1B进制和
最后两个字节的ATM信元被发送。这一点，
r_adr被重置为00 （十六进制） ，并且如果r_avail表示
另一个小区是立即可用的，并且u1_rx_en
仍低， CoreU1PHY将立即开始
在发送下一个信元，如图
图11 。
否则，
r_buf_en保持为低电平，直到CoreU1PHY开始
发送另一个单元格。
U1_rx_cl
U1_rx_cla
U1_rx_en
U1_rx_soc
U1_rx_data
r_buf_en
R_ADR
R_DATA
00
XX
01
H1H2
02
H3H4
03
H5H6
04
P1P2
XX
H1
H2
H3
H4
H5
P1
P2
U1_rx_cl
U1_rx_clav
U1_rx_en
U1_rx_soc
U1_rx_data
R_avail
r_buf_en
R_ADR
1B
R_DATA
00
XX
01
H1H2
02
H3H4
03
H5H6
04
P1P2
P47 P48
H1
H2
H3
H4
H5
P1
P2
图10 -
阅读界面细胞转移
该CoreU1PHY提供r_adr的字计数（ 00 1B
十六进制）和增量每当核心接收数据时
在r_data引脚。由于CoreU1PHY从16转换
在的UTOPIA用户接口为8位数据位的数据
接口， r_buf_en保持一个时钟周期中，数据是
图11 -
后端到回读细胞转移
v4.0
5
QQ：2880707522 复制
