MS82C55A ， MQ82C55A ， MP82C55A
数据表
2006年6月15日
FN6140.2
CMOS可编程外设接口
Intersil的82C55A是一种高性能的CMOS版本的
行业标准8255A并通过一个制
自对准硅栅CMOS工艺（可缩放佐治Ⅳ） 。
该MX82C55A具有相同的特征，与所述X82C55
除了没有公交车的持有端口引脚器件。它是一个
其可以是通用的可编程I / O设备
有许多不同的微处理器使用。有24个I / O
销可在两组被单独设置
用于操作的三个主要模式12和。高
的性能和行业标准CON组fi guration
82C55A使用80C86 ， 80C88它兼容
其它微处理器。
静态CMOS电路设计，保证了较低的工作功耗。该
Intersil的先进佐治过程会导致性能等同
于或大于在现有的功能上等同的产品
功率的一小部分。
特点
无铅加退火有（符合RoHS ）
（参见订购信息）
引脚兼容OKI MSM82C55A
- 没有任何端口引脚总线保持设备
24个可编程I / O引脚
完全兼容TTL
高速，无“等待状态”操作与8MHz的80C86
与80C88
直接位设置/复位功能
增强的控制字阅读能力
L7流程
所有I / O端口2.5毫安驱动能力
低待机功耗（ ICCSB ） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 .10μA
订购信息
部分
号码*
（注）
部分
记号
温度。
范围（° C）
0到70
0到70
-40到85
0到70
-40到85
44 Ld的MQFP Q44.10x10
包
（无铅）
PKG 。
DWG 。 ＃
CMP82C55AZ CMP82C55AZ
CMS82C55AZ CMS82C55AZ
IMS82C55AZ
IMS82C55AZ
40 Ld的PDIP ** E40.6
44 Ld的PLCC
N44.65
CMQ82C55AZ CMQ82C55AZ
IMQ82C55AZ IMQ82C55AZ
*添加“ 96 ”后缀的零件编号为磁带和卷轴包装。
**无铅PDIPs可用于通孔波焊处理
只。他们不打算在回流焊接加工利用
应用程序。
注： Intersil无铅加退火产品采用特殊的无铅
材料套;模塑料/晶片的附属材料和100 ％雾
锡板终止完成，这是符合RoHS标准，兼容
既锡铅和无铅焊接操作。 Intersil无铅
产品分类MSL在无铅峰值回流温度下
达到或超过IPC / JEDEC J STD- 020对无铅要求。
1
注意：这些器件对静电放电敏感;遵循正确的IC处理程序。
1-888- INTERSIL或1-888-468-3774
|
Intersil公司（和设计）是Intersil Americas Inc.公司的注册商标。
版权所有Intersil公司美洲2005-2006 。版权所有
提及的所有其他商标均为其各自所有者的财产。
MS82C55A ， MQ82C55A ， MP82C55A
引脚配置
MS82C55A （ PLCC ）
顶视图
RD
PA0
PA1
PA2
PA3
NC
PA4
PA5
PA6
PA7
WR
PA0
PA1
RD
MQ82C55A （ MQFP ）
顶视图
PA2
PA3
PA4
PA5
PA6
PA7
WR
NC
6 5 4 3 2 1 44 43 42 41 40
CS
GND
A1
A0
PC7
NC
PC6
PC5
PC4
PC0
PC1
7
8
9
10
11
12
13
14
15
16
17
18 1920 21 22 23 24 25 26 27 28
PC2
PC3
PB0
PB1
PB2
NC
PB3
PB4
PB5
PB6
PB7
39
38
37
36
35
34
33
32
31
30
29
RESET
D0
D1
D2
D3
NC
D4
D5
D6
D7
V
CC
44 43 42 41 40 39 38 37 36 35 34
33
2
32
3
4
5
6
7
8
9
10
31
30
29
28
27
26
25
24
CS
GND
A1
A0
PC7
PC6
PC5
PC4
PC0
PC1
PC2
1
RESET
D0
D1
D2
D3
D4
D5
D6
D7
V
CC
PB7
11
23
12 13 14 15 16 17 18 19 20 21 22
PC3
PB0
PB1
PB2
PB3
PB4
PB5
PB6
NC
NC
CMP82C55A （ PDIP ）
顶视图
PA3 1
PA2 2
PA1 3
PA0 4
RD 5
CS 6
7 GND
A1 8
A0 9
PC7 10
PC6 11
PC5 12
PC4 13
PC0 14
PC1 15
PC2 16
PC3 17
PB0 18
PB1 19
PB2 20
40 PA4
39 PA5
38 PA6
37 PA7
36 WR
35 RESET
34 D0
33 D1
32 D2
31 D3
30 D4
29 D5
28 D6
27 D7
26 V
CC
25 PB7
24 PB6
23 PB5
22 PB4
21 PB3
2
NC
FN6140.2
2006年6月15日
MS82C55A ， MQ82C55A ， MP82C55A
引脚说明
符号
V
CC
GND
D0-D7
RESET
CS
RD
WR
A0-A1
I / O
I
I
I
I
I
TYPE
描述
V
CC
：在+ 5V电源引脚。 V之间的0.1μF电容
CC
和GND推荐脱钩。
地
数据总线：数据总线线是双向三态引脚连接到系统数据总线。
RESET ：高在此输入清除控制寄存器并设置为输入模式下，所有端口（A ， B，C ） 。
片选信号：片选是一个积极的低投入使用，使82C55A到数据总线的CPU
通信。
READ ：读取是使用由CPU来读取经由数据总线的状态信息或数据的有效低输入控制信号。
写：写入是由CPU使用的加载控制字和数据插入82C55A的有源低输入控制信号。
地址：这些输入信号，在与RD和WR输入端的同时，控制三个中的一个的选择
端口或控制字寄存器。 A0，A1的正常连接到所述地址总线的至少显著位
A0, A1.
PORT A ： 8位输入和输出端口。
端口B： 8位的输入和输出端口。
端口C： 8位的输入和输出端口。
PA0-PA7
PB0-PB7
PC0-PC7
I / O
I / O
I / O
工作原理图
动力
耗材
+5V
GND
A组
控制
A组
端口A
(8)
I / O
PA7-PA0
双向
数据总线
D7-D0
数据总线
卜FF器
8-BIT
国内
数据总线
A组
端口C
上
(4)
B组
端口C
低
(4)
I / O
PC7-PC4
I / O
PC3-PC0
RD
WR
A1
A0
RESET
读
写
控制
逻辑
B组
控制
B组
端口B
(8)
I / O
PB7-PB0
CS
图1.功能框图
3
FN6140.2
2006年6月15日
MS82C55A ， MQ82C55A ， MP82C55A
功能说明
数据总线缓冲器
这三态双向8位缓冲器用于连接
该82C55A到系统数据总线。数据被发送或
在执行输入或输出的接收缓冲器
由CPU的指令。控制字和状态
信息是通过数据总线缓冲器还可传送。
动力
耗材
+5V
GND
A组
控制
A组
端口A
(8)
I / O
PA7-
PA0
读/写控制逻辑
此块的功能是管理所有的内部和
数据和控制或状态字的外部传输。
它接受来自CPU的地址和控制总线的输入
并且又，发出命令到这两个控制组。
（ CS ）
片选。该输入引脚上的“低”使
该82C55A和CPU之间的通信。
（ RD ）
阅读。该输入引脚上的“低”使82C55A送
的数据或状态信息发送到数据总线上的CPU 。在
本质上，它允许CPU向82C55A “读取” 。
（WR）
写。该输入引脚上的“低”使CPU
写入数据或控制字写入82C55A 。
（ A0和A1 ）
端口选择0和端口1，选择这些输入
信号，在与RD和WR输入端的同时，控制
三个端口中的一个的选择或控制字
注册。它们通常连接到最显着的
地址总线的位（ A0和A1 ） 。
82C55A基本操作
A1
0
0
1
1
A0
0
1
0
1
RD
0
0
0
0
WR
1
1
1
1
CS
0
0
0
0
输入操作
（READ ）
端口A
→
数据总线
端口B
→
数据总线
端口C
→
数据总线
控制字
→
数据总线
输出操作
（写）
0
0
1
1
0
1
0
1
1
1
1
1
0
0
0
0
0
0
0
0
数据总线
→
端口A
数据总线
→
端口B
数据总线
→
端口C
数据总线
→
控制
禁用功能
X
X
X
X
X
1
X
1
1
0
数据总线
→
三态
数据总线
→
三态
双向
数据总线
数据
公共汽车
D7-D0
卜FF器
A组
端口C
上
(4)
8-BIT
国内
数据总线
B组
端口C
低
(4)
I / O
PC7-
PC4
I / O
PC3-
PC0
RD
WR
A1
A0
RESET
读
写
控制
逻辑
B组
控制
B组
端口B
(8)
I / O
PB7-
PB0
CS
图2. 82C55A框图。数据总线缓冲器，
读/写， A组& B控制逻辑
功能
A和组B组控制
每个端口的功能配置是通过编程
该系统软件。在本质上，在CPU “产出”一
控制字的82C55A 。控制字中包含
信息，如“模式”，“位设置”，“位复位”等，即
初始化82C55A的功能结构。
每一个控制块（ A组和B组）的接受
从读“命令” /写控制逻辑，接收
从内部数据总线，并发出“控制字”
适当的指令到其相关联的端口。
对照A组 - 端口A和端口C上（ C7 - C4 ）
控制B组 - 端口B和端口C的低（ C3 - C0 ）
控制字寄存器可以同时写入和读出的
在“基本操作”表中。图4示出了
用于读取和写入操作控制字格式。
当控制字被读出， D7位永远是一个逻辑
“1” ，因为这意味着控制字模式信息。
端口A， B和C
该82C55A包含三个8位端口（A ，B和C） 。所有能
被配置成各种各样的功能特征
由系统软件，但每个人都有自己的特色
或“个性化” ，以进一步提高功率和灵活性
在82C55A 。
端口A
一个8位的数据输出锁存器/缓冲器和一个8位的数据
输入锁存。
端口B
一个8位的数据输入/输出锁存器/缓冲器和一个8位
数据输入缓冲器。
端口C
一个8位的数据输出锁存器/缓冲器和一个8位的数据
输入缓冲器（不锁存器，用于输入）。该端口可分为
模式控制下的两个4位的端口。每4位的端口包含
一个4位锁存器，它可用于将控制信号输出和
结合状态信号输入，端口A和B.
FN6140.2
2006年6月15日
（ RESET ）
复位。在此输入“高”初始化控制
寄存器部9Bh和所有端口（A ， B，C ）设置为输入
模式。
4
MS82C55A ， MQ82C55A ， MP82C55A
操作说明
模式选择
有三种基本操作模式相比可
选择由系统软件：
模式0 - 基本输入/输出
模式1 - 选通输入/输出
模式2 - 双向总线
当复位输入端变为“高”时，所有端口都被设置为
输入模式。复位被删除后， 82C55A可以
保持在输入模式，没有额外的初始化
所需。控制字寄存器将包含部9Bh 。中
系统程序的执行中，任何其它模式的
可以使用单个输出指令来选择。这
允许单个82C55A来服务的各种外围设备
设备只需简单的软件日常维护。任何
端口编程为输出端口初始化为全零
当控制字写入。
地址总线
控制总线
数据总线
控制字
D7 D6 D5 D4 D3 D2 D1 D0
B组
端口C （下）
1 =输入
0 =输出
端口B
1 =输入
0 =输出
模式选择
0 = 0模式
1 = 1模式
A组
C口（上）
1 =输入
0 =输出
端口A
1 =输入
0 =输出
模式选择
00 - 模式0
01 - MODE 1
1X = MODE 2
模式设置标志
1 - 活动
图4.模式定义格式
RD ， WR
D7-D0
82C55A
模式0
C
B
8
I / O
4
I / O
4
I / O
A
8
I / O
A0-A1
CS
PB7-PB0
模式1
PC3-PC0
C
PC7-PC4
PA7-PA0
B
8
I / O
控制控制
或I / O
或I / O
C
I / O
A
8
I / O
该模式的端口A和端口B可以单独定义，
而端口C被分成两个部分所要求的
端口A和端口B的定义。所有的输出寄存器，
包括状态触发器，将被重置的时候
模式被改变。模式也可以组合使它们的
功能定义可以“量体裁衣”，几乎所有的I / O
结构。例如： B组可以被编程
模式0到监察简单的开关的关闭或显示
计算结果， A组可以在编程
模式1到监视一个中断键盘或带读取
驱动的基础。
该模式的定义和可能的模式组合可能
似乎混淆在第一，但之后的一个粗略审查
完整的设备操作简单，逻辑I / O技术，它将
表面。在82C55A的设计已考虑到
的东西，如高效的PC板布局，控制信号的定义
与PC布局和完整的功能的灵活性，以支持
几乎所有的外围设备，无需外部逻辑。这样
设计代表了最大限度地利用可用引脚。
PB7-PB0
模式2
PA7-PA0
B
8
A
双
定向
PB7-PB0
控制
PA7-PA0
图3.基本模式定义和总线接口
单位置位/复位功能（图5 ）
所有的8位端口C可以设置或重置使用
单输出指令。此功能可降低软件
要求在控制的应用程序。
当C口被用作状态/控制端口A或B ，
这些位可以设置或重置使用位设置/复位
操作，就好像它们是输出端口。
5
FN6140.2
2006年6月15日
MS82C55A ， MQ82C55A
数据表
2005年6月28日
FN6140.1
CMOS可编程外设接口
Intersil的82C55A是一种高性能的CMOS版本的
行业标准8255A并通过一个制
自对准硅栅CMOS工艺（可缩放佐治Ⅳ） 。它
是一个通用的可编程I / O装置，该装置可
可以使用许多不同的微处理器。有24个
I / O引脚可以以两种单独编程
12组，并在操作中的三个主要模式中使用。
的高性能和行业标准配置
在82C55A使用80C86 ， 80C88它兼容
其它微处理器。
静态CMOS电路设计，保证了较低的工作功耗。该
Intersil的先进佐治过程会导致性能等同
于或大于在现有的功能上等同的产品
功率的一小部分。
特点
无铅加退火有（符合RoHS ）
（参见订购信息）
引脚兼容OKI MSM82C55A
- 没有任何端口引脚总线保持设备
24个可编程I / O引脚
完全兼容TTL
高速，无“等待状态”操作与8MHz的80C86
与80C88
直接位设置/复位功能
增强的控制字阅读能力
L7流程
所有I / O端口2.5毫安驱动能力
低待机功耗（ ICCSB ） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 .10μA
订购信息
部分
号码*
CMS82C55AZ
（注）
IMS82C55AZ
（注）
CMQ82C55AZ
（注）
IMQ82C55AZ
（注）
温度。
范围（° C）
0到70
-40到85
0到70
-40到85
44 Ld的MQFP
（无铅）
Q44.10x10
包
44 Ld的PLCC
（无铅）
PKG 。 DWG 。 ＃
N44.65
*添加“ 96 ”后缀的零件编号为磁带和卷轴包装。
注： Intersil无铅加退火产品采用特殊的无铅
材料套;模塑料/晶片的附属材料和100 ％
雾锡板终止完成，这是符合RoHS标准，
既锡铅和无铅焊接操作兼容。 Intersil公司
无铅产品分类MSL在无铅峰值回流
气温达到或超过的无铅要求
IPC / JEDEC J STD- 020 。
1
注意：这些器件对静电放电敏感;遵循正确的IC处理程序。
1-888- INTERSIL或1-888-468-3774
|
Intersil公司（和设计）是Intersil Americas Inc.公司的注册商标。
版权所有Intersil公司美洲2005.版权所有
提及的所有其他商标均为其各自所有者的财产。
MS82C55A ， MQ82C55A
引脚配置
MS82C55A （ PLCC ）
顶视图
RD
PA0
PA1
PA2
PA3
NC
PA4
PA5
PA6
PA7
WR
PA0
PA1
RD
MQ82C55A （ MQFP ）
顶视图
PA2
PA3
PA4
PA5
PA6
PA7
WR
NC
6 5 4 3 2 1 44 43 42 41 40
CS
GND
A1
A0
PC7
NC
PC6
PC5
PC4
PC0
PC1
7
8
9
10
11
12
13
14
15
16
17
18 1920 21 22 23 24 25 26 27 28
PC2
PC3
PB0
PB1
PB2
NC
PB3
PB4
PB5
PB6
PB7
39
38
37
36
35
34
33
32
31
30
29
RESET
D0
D1
D2
D3
NC
D4
D5
D6
D7
V
CC
44 43 42 41 40 39 38 37 36 35 34
33
2
32
3
4
5
6
7
8
9
10
31
30
29
28
27
26
25
24
CS
GND
A1
A0
PC7
PC6
PC5
PC4
PC0
PC1
PC2
1
RESET
D0
D1
D2
D3
D4
D5
D6
D7
V
CC
PB7
11
23
12 13 14 15 16 17 18 19 20 21 22
PC3
PB0
PB1
PB2
PB3
PB4
PB5
PB6
NC
NC
引脚说明
符号
V
CC
GND
D0-D7
RESET
CS
RD
WR
A0-A1
I / O
I
I
I
I
I
TYPE
描述
V
CC
：在+ 5V电源引脚。 V之间的0.1μF电容
CC
和GND推荐脱钩。
地
数据总线：数据总线线是双向三态引脚连接到系统数据总线。
RESET ：高在此输入清除控制寄存器并设置为输入模式下，所有端口（A ， B，C ） 。
片选信号：片选是一个积极的低投入使用，使82C55A到数据总线的CPU
通信。
READ ：读取是使用由CPU来读取经由数据总线的状态信息或数据的有效低输入控制信号。
写：写入是由CPU使用的加载控制字和数据插入82C55A的有源低输入控制信号。
地址：这些输入信号，在与RD和WR输入端的同时，控制三个中的一个的选择
端口或控制字寄存器。 A0，A1的正常连接到所述地址总线的至少显著位
A0, A1.
PORT A ： 8位输入和输出端口。
端口B： 8位的输入和输出端口。
端口C： 8位的输入和输出端口。
PA0-PA7
PB0-PB7
PC0-PC7
I / O
I / O
I / O
2
NC
FN6140.1
2005年6月28日
MS82C55A ， MQ82C55A
工作原理图
动力
耗材
+5V
GND
A组
控制
A组
端口A
(8)
I / O
PA7-PA0
双向
数据总线
D7-D0
数据总线
卜FF器
8-BIT
国内
数据总线
A组
端口C
上
(4)
B组
端口C
低
(4)
I / O
PC7-PC4
I / O
PC3-PC0
RD
WR
A1
A0
RESET
读
写
控制
逻辑
B组
控制
B组
端口B
(8)
I / O
PB7-PB0
CS
图1.功能框图
功能说明
数据总线缓冲器
这三态双向8位缓冲器用于连接
该82C55A到系统数据总线。数据被发送或
在执行输入或输出的接收缓冲器
由CPU的指令。控制字和状态
信息是通过数据总线缓冲器还可传送。
注册。它们通常连接到最显着的
地址总线的位（ A0和A1 ） 。
82C55A基本操作
A1
0
0
1
1
A0
0
1
0
1
RD
0
0
0
0
WR
1
1
1
1
CS
0
0
0
0
输入操作
（READ ）
端口A
→
数据总线
端口B
→
数据总线
端口C
→
数据总线
控制字
→
数据总线
输出操作
（写）
0
0
1
1
0
1
0
1
1
1
1
1
0
0
0
0
0
0
0
0
数据总线
→
端口A
数据总线
→
端口B
数据总线
→
端口C
数据总线
→
控制
禁用功能
X
X
X
X
X
1
X
1
1
0
数据总线
→
三态
数据总线
→
三态
读/写控制逻辑
此块的功能是管理所有的内部和
数据和控制或状态字的外部传输。
它接受来自CPU的地址和控制总线的输入
并且又，发出命令到这两个控制组。
（ CS ）
片选。该输入引脚上的“低”使
该82C55A和CPU之间的通信。
（ RD ）
阅读。该输入引脚上的“低”使82C55A送
的数据或状态信息发送到数据总线上的CPU 。在
本质上，它允许CPU向82C55A “读取” 。
（WR）
写。该输入引脚上的“低”使CPU
写入数据或控制字写入82C55A 。
（ A0和A1 ）
端口选择0和端口1，选择这些输入
信号，在与RD和WR输入端的同时，控制
三个端口中的一个的选择或控制字
（ RESET ）
复位。在此输入“高”初始化控制
寄存器部9Bh和所有端口（A ， B，C ）设置为输入
模式。
3
FN6140.1
2005年6月28日
MS82C55A ， MQ82C55A
I / O
PA7-
PA0
动力
耗材
+5V
GND
A组
控制
A组
端口A
(8)
包含一个4位锁存器，它可用于控制信号
与端口A的输出和状态信号输入结合
和B.
双向
数据总线
数据
公共汽车
D7-D0
卜FF器
A组
端口C
上
(4)
8-BIT
国内
数据总线
B组
控制
B组
端口C
低
(4)
I / O
PC7-
PC4
I / O
PC3-
PC0
操作说明
模式选择
有三种基本操作模式相比可
选择由系统软件：
模式0 - 基本输入/输出
模式1 - 选通输入/输出
模式2 - 双向总线
当复位输入端变为“高”时，所有端口都被设置为
输入模式。复位被删除后， 82C55A可以
保持在输入模式，没有额外的初始化
所需。控制字寄存器将包含部9Bh 。中
系统程序的执行中，任何其它模式的
可以使用单个输出指令来选择。这
允许单个82C55A来服务的各种外围设备
设备只需简单的软件日常维护。任何
端口编程为输出端口初始化为全零
当控制字写入。
地址总线
控制总线
数据总线
RD
WR
A1
A0
RESET
读
写
控制
逻辑
B组
端口B
(8)
I / O
PB7-
PB0
CS
图2. 82C55A框图。数据总线缓冲器，
读/写， A组& B控制逻辑
功能
A和组B组控制
每个端口的功能配置是通过编程
该系统软件。在本质上，在CPU “产出”一
控制字的82C55A 。控制字中包含
信息，如“模式”，“位设置”，“位复位”等，即
初始化82C55A的功能结构。
每一个控制块（ A组和B组）的接受
从读“命令” /写控制逻辑，接收
从内部数据总线，并发出“控制字”
适当的指令到其相关联的端口。
对照A组 - 端口A和端口C上（ C7 - C4 ）
控制B组 - 端口B和端口C的低（ C3 - C0 ）
控制字寄存器可以同时写入和读出的
在“基本操作”表中。图4示出了
用于读取和写入操作控制字格式。
当控制字被读出， D7位永远是一个逻辑
“1” ，因为这意味着控制字模式信息。
RD ， WR
D7-D0
82C55A
A0-A1
CS
A
4
I / O
8
I / O
模式0
B
8
I / O
4
C
I / O
PB7-PB0
模式1
B
8
I / O
PC3-PC0
C
PC7-PC4
PA7-PA0
A
8
I / O
端口A， B和C
该82C55A包含三个8位端口（A ，B和C） 。所有能
被配置成各种各样的功能特征
由系统软件，但每个人都有自己的特色
或“个性化” ，以进一步提高功率和灵活性
在82C55A 。
端口A
一个8位的数据输出锁存器/缓冲器和一个8位的数据
输入锁存。
端口B
一个8位的数据输入/输出锁存器/缓冲器和一个8位
数据输入缓冲器。
端口C
一个8位的数据输出锁存器/缓冲器和一个8位的数据
输入缓冲器（不锁存器，用于输入）。该端口可分为
模式控制下的两个4位的端口。每4位端口
模式2
PB7-PB0
控制控制
或I / O
或I / O
C
PA7-PA0
B
8
I / O
A
双
定向
PB7-PB0
控制
PA7-PA0
图3.基本模式定义和总线接口
4
FN6140.1
2005年6月28日
MS82C55A ， MQ82C55A
控制字
控制字
D7 D6 D5 D4 D3 D2 D1 D0
B组
端口C （下）
1 =输入
0 =输出
端口B
1 =输入
0 =输出
模式选择
0 = 0模式
1 = 1模式
A组
C口（上）
1 =输入
0 =输出
端口A
1 =输入
0 =输出
模式选择
00 - 模式0
01 - MODE 1
1X = MODE 2
模式设置标志
1 - 活动
X
X
别
CARE
X
D7 D6 D5 D4 D3 D2 D1 D0
位置位/复位
1 =
0 =重置
位选择
0 1 2 3 4
0 1 0 1 0
0 0 1 1 0
0 0 0 0 1
5
1
0
1
6
0
1
1
7
1 B0
1 B1
1 B2
位设置/复位标志
0 =活动
图5. BIT SET / RESET格式
中断控制功能
当82C55A编程模式1操作或
中，提供了控制信号，模式2，其可被用作
中断请求输入到CPU。中断请求
信号从端口C的产生，可以抑制或激活
通过设置或重置相关INTE触发器，采用
位置位/复位端口C的功能
此功能允许程序员来启用或禁用
由一个特定的I / O设备的CPU中断，而不会影响任何
在中断结构的其他设备。
图4.模式定义格式
该模式的端口A和端口B可以单独定义，
而端口C被分成两个部分所要求的
端口A和端口B的定义。所有的输出寄存器，
包括状态触发器，将被重置的时候
模式被改变。模式也可以组合使它们的
功能定义可以“量体裁衣”，几乎所有的I / O
结构。例如： B组可以被编程
模式0到监察简单的开关的关闭或显示
计算结果， A组可以在编程
模式1到监视一个中断键盘或带读取
驱动的基础。
该模式的定义和可能的模式组合可能
似乎混淆在第一，但之后的一个粗略审查
完整的设备操作简单，逻辑I / O技术，它将
表面。在82C55A的设计已考虑到
的东西，如高效的PC板布局，控制信号的定义
与PC布局和完整的功能的灵活性，以支持
几乎所有的外围设备，无需外部逻辑。这样
设计代表了最大限度地利用可用引脚。
INTE触发器德网络nition
（ BIT - SET） -INTE是SET - 中断使能
（ BIT - RESET ） -INTE是复位 - 中断禁止
注：所有面膜触发器模式时自动复位
选择和器件复位。
操作模式
模式0
（基本输入/输出） 。此功能CON组fi guration
提供简单的输入和输出操作的每一个的
三个端口。没有握手协议是必需的，数据是根本
写入或从特定端口读取。
模式0基本功能德网络nitions ：
两个8位端口和两个4位端口
所有端口可以输入或输出
输出锁存
输入不锁存
16种不同的输入/输出配置可能
单位置位/复位功能（图5 ）
所有的8位端口C可以设置或重置使用
单输出指令。此功能可降低软件
要求在控制的应用程序。
当C口被用作状态/控制端口A或B ，
这些位可以设置或重置使用位设置/复位
操作，就好像它们是输出端口。
5
FN6140.1
2005年6月28日
QQ：2881677436 复制
