1993年3月
DS3697-2.0
CLR70000
1.0μ （ 0.8μ L EFF ）的CMOS门阵列
特点
s
s
s
1.0μ （ 0.8μ莱夫）双阱，外延CMOS工艺
架构四方扁平包优化
新的周边设计用人
焊盘间距国家的最先进的
s
在channelless阵列12K到54K可用门
架构
s
低功耗（ <5μW /门/兆赫）
可编程转换控制输出。
24毫安驱动能力
超过2kV的ESD保护
与CLA70000的广泛和全面兼容
成熟的核心库。
s
支持JTAG / BIST测试理念
（ IEEE 1149-1测试程序）
s
可在工业标准设计库
工作站
在CLR70000粘接试验的照片
s
s
s
s
概述
在工艺尺寸的进步导致了更密集，
密集的核心逻辑。其结果是行业'垫
门“的比例（共垫VS可用门电路数数）
已被还原和焊盘限制的设计的数量是
迅速增加。该CLR70000采用了全新的
周边小区的设计是基于一个状态的最先进
焊盘间距让每硅片面积更垫。该
该阵列架构进行了优化，以适应
流行的JEDEC / EIAJ标准的QFP封装类型。对
这与成熟的CLA70000 0.8μ （莱夫） CMOS的核心，它的
有关库和CLR70000能很好地
战斗今天快速发展的QFP和“垫限量” CMOS
门阵列的应用。
CLR70000家庭
ARRAY
CLR73000
RAW GATES
12200
PADS
104
包
MQFP100
FQFP100
TQFP100
MQFP120
MQFP128
MQFP144
TQFP144
MQFP160
FQFP208
目录
描述
工艺技术
核心设计
I / O设计
细胞库
DC特性
设计工具
包装
页面
2
2
2
3
4
5
6
CLR74000
19100
128
CLR75000
30900
160
CLR76000
53900
208
CLR70000
CMOS工艺技术
该CLR70000阵列基于GEC Plessey码
半导体很好的证明0.8μ CMOS工艺，
在GPS先进， 10级， 6英寸晶圆制造
制造工厂。这个过程是一个双阱，自对准
氧化隔离技术，具有的一个有效的信道长度
0.8μ （ 1.0μ画出） ，给出一个低的缺陷密度，高可靠性，
与固有的低功耗。该方法具有
优异的抗闩锁和ESD ，并表现出稳定
性能特点。
图1 ： VQ “工序的剖面图
核心单元设计
VDD
供应
可编程
往来
卧式路由
对金属1通道
VSS
供应
该CLR70000核心是用很好的证明完全兼容
CLA70000核心。阿四晶体管组（ 2 NMOS和2
PMOS） （图2 ）形成的芯阵列的基本单元。这阵
元件被重复以规则的方式在整个
核心区，形成均匀的“全场” （门海）
数组。这适合于分层设计，使得前
可在任何地方重复路由的用户定义的子电路
的阵列。核心单元的结构经过精心设计
以最大化可通过路由网的个数
的细胞。这使得最优路由为数据流和
控制信号分配方案从而使非常高
整体利用率数字。这个特征是特别有利
在使用高度结构化的块，如存储器或设计
算术函数。
在金属2个垂直布线通道
图2 ：核心单元设计出透明细胞
输入/输出缓冲器设计
该CLR70000采用了新一代的I / O单元回吐
优势设计和组装的进步和新的
创新焊盘布局技术。
周边小区是完全可编程的输入，输出，
VDD或接地，并且它们被设计成提供数
接口选项， TTL和CMOS的例子。细胞
已经包含输入“拉”和“下拉”电阻和
静电放电保护元件。组件
实施施密特触发器， TTL阈值检测器，
是三态控制，和触发器对信号重新定时也
包括在内。输出缓冲区的范围，提供各种
输出的驱动电流，以满足系统的要求。
由于大量同时的噪声瞬变
开关量输出是一个日益严重的问题是总线宽度
加宽（供应焊盘位置的键合线的电感
和封装引线也是因素） 。 CLR70000阵列提供
几个I / O缓冲的能力来控制输出压摆
（ di / dt的），这是非常宝贵的控制这些瞬变
驱动较大的容性负载，如公共汽车的时候。
IB6
IB4
IB2
输入
IB5
IB3
IB1
合
产量
PAD
图3： CLR70000外周血细胞
摆控制驱动器
输入
数据
P
D
N
P
OPT3
N
50pF
针
延迟
2.5V
2.5V
司机
IB2BD
IBSK1
IBSK2
IBSK3
延迟（纳秒）
2.57
3.81
4.90
6.72
电流斜坡（毫安/ nSec的）
107.30
47.40
22.90
11.00
图4 ：压摆率控制
2
CLR70000
细胞库
核心单元
该CLR70000阵列系列采用了来自广泛的ASIC开发的广泛CLA70000核心单元库
在超过15年的经验。栅级和SSI的功能都包含在MICROCELL库中，为实现
的“粘合”逻辑和客户的具体宏。为了提高设计效率，宏蜂窝库包含SSI优化
宏函数类似于标准的TTL和CMOS逻辑系列。更高水平的细胞，特别适合于数字信号
处理功能是在DSP宏蜂窝库中被发现。单独地生成的存储单元（ RAM和ROM）
内PARACELL库。为了帮助设备测试的BIST库包含JTAG / IEEE- 1149.1元素便利
内置自测试的方法，例如扫描路径和签名分析。所有这些库的详细信息，可以发现
在CLA70000数据表中， CLA70000设计手册和BIST应用指南。
周边小区
中间缓冲区细胞
CELL
NPIBCMOS1
NPIBCMOS2
NPIBTTL1
NPIBBTL2
NPIBST1
NPIBST2
NPIBGATE
NPIBCLKB
NPIBDF
NPIBDFA
描述
CMOS输入缓冲器+大2输入与非门
CMOS输入缓冲器+数据锁存器
TTL输入缓冲器+大2输入与非门
TTL输入缓冲器+数据锁存器
输入施密特缓冲带CMOS电平转换
施密特输入缓冲器具有2V切换水平
NAND2 / NOR2门
大时钟驱动器
主从的D型触发器
主从的D型触发器
CELL
NPIBSK1
NPIBSK2
NPIBSK3
NPIBTRID
NPIBTRID1
NPIBTRID2
NPIBTRID3
NPIB2BD
NPDRV3
NPDRV6
描述
驱动器与模压摆输出
驱动器与模压摆输出
驱动器与模压摆输出
三态驱动器
与模压摆输出+ 2逆变器三态驱动器
与模压摆输出+ 2逆变器三态驱动器
与模压摆输出+ 2逆变器三态驱动器
双路大功率逆变器
时钟驱动器
时钟驱动器
输出单元格
CELL
NPOP1
NPOP2
NPOP3
NPOP6
NPOP12
NPOP5B
NPOP11B
NPOPT1
NPOPT2
NPOPT3
NPOPT6
NPOPT12
NPOP4TB
NPOP10TB
描述
最小驱动器输出单元
小的驱动输出单元
标准驱动输出单元
媒体驱动输出单元
大驱动输出单元
标准的驱动器非反相输出单元
大驱动非反相输出单元
最小驱动器三态输出单元
小型驱动器三态输出单元
标准的驱动器三态输出单元
媒体驱动器三态输出单元
大驱动三态输出单元
标准驱动器的非反相三态输出单元
大驱动非反相三态输出单元
CELL
NPOPOD1
NPOPOD2
NPOPOD3
NPOPOD6
NPOPOD12
NPOPOD5B
NPOPOD11B
NPOPOS1
NPOPOS2
NPOPOS3
NPOPOS6
NPOPOS12
NPOPOS5B
NPOPOS11B
描述
最小驱动器的漏极开路输出单元
小型车程开漏输出单元
标准驱动的漏极开路输出单元
媒体驱动的漏极开路输出单元
大驱动漏极开路输出单元
标准的驱动器非反相漏极开路输出单元
大驱动非反相漏极开路输出单元
最小驱动器的开放源代码输出单元
小型驱动器的开放源代码输出单元
标准的驱动器开放源码输出单元
媒体驱动器开放源码输出单元
大驱动开源输出单元
标准的驱动器非反相开放源码输出单元
大驱动非反相开放源码输出单元
输入单元格
CELL
NPIPNR
NPIPR1P
NPIPR1M
NPIPR2P
NPIPR2M
NPIPR3P
NPIPR3M
NPIPR4P
NPIPR4M
描述
输入单元格没有上拉或下拉电阻
输入单元与1kΩ的上拉电阻
输入单元与1kΩ的下拉电阻
输入单元与2KOhm上拉电阻
输入单元与2KOhm下拉电阻
输入单元与4KOhm上拉电阻
输入单元与4KOhm下拉电阻
输入单元与RT外接100K上拉电阻
输入单元与100K欧姆的下拉电阻
振荡器细胞*
CELL
描述
NPOSC1
1 5MHz的晶体振荡器
NPOSC2
5到20MHz晶体振荡器
NPOSC4
15 40MHz的晶体振荡器
NPLPOSC
低功耗32kHz晶体振荡器
NPOSC1ENB
1至5 MHz晶体振荡器与掉电
NPOSC2ENB
5 20MHz晶体振荡器掉电
NPOSC3ENB
32KHz的1MHz的晶振。与掉电
NPOSC4ENB
15 40MHz的晶振。与掉电
*在发展中，请确认身份与当地设计中心
电源细胞
CELL
NPOPVP
NPOPVM
NPIBVP
NPIBVM
NPLAVP
NPLAVM
NPIBLAVP
NPIBLAVM
描述
为VDD输出动力电池
对于输出GND动力电池
为缓冲区VDD电源电池
为缓冲区GND动力电池
对于逻辑阵列VDD电源电池
对于逻辑阵列GND动力电池
对于缓冲器和逻辑阵列VDD电源电池
对于缓冲器和逻辑阵列GND动力电池
CELL
NPLAVDD
NPLAGND
NPIBLAVDD
NPIBLAGND
NPALLVP
NPALLVM
NPALLVDD
NPALLGND
描述
对于逻辑阵列VDD电源电池
对于逻辑阵列GND动力电池
对于缓冲器和逻辑阵列VDD电源电池
对于缓冲器和逻辑阵列GND动力电池
对所有轨VDD电源电池
对所有轨GND动力电池
对所有轨VDD电源电池
对所有轨GND动力电池
我们的图书馆正在不断增强，因此请联系您当地的设计中心获取最新信息。
3
CLR70000
DC电气特性
所有特征在商业级电压和温度（0 - 70℃， 4.5V -5.5V ）
价值
典型值
特征
低电平输入电压
TTL输入
CMOS输入
(NPIBTTL1/NPIBTTL2)
(NPIBCMOS1/NPIBCMOS2)
符号
VIL
民
最大
单位
V
条件
0.8
1.0
VIH
2.0
VDD - 1.0
V
VT +
VT-
VT +
VT-
IIN
-1
0.5
1
2
25
+1
2
4
8
250
3.1
1.9
1.7
1.1
A
K
K
K
K
VIL至VIH
VIH到VIL
VIL至VIH
VIH到VIL
V
高电平输入电压
TTL输入
CMOS输入
(NPIBTTL1/NPIBTTL2)
(NPIBCMOS1/NPIBCMOS2)
输入滞后
（ NPIBST1 ）瑞星
落下
（ NPIBST2 ）瑞星
落下
输入电流/电阻（ CMOS / TTL逻辑电平）
无电阻
输入， 1千欧姆电阻器
输入与2Kohm电阻
输入与4Kohm电阻
输入与75Kohm电阻
VIN = VDD和VSS
高电平输出电压
所有输出
最小驱动器单元
NPOP1/NPOPT1/NPOPOS1
低驱动单元
NPOP2/NPOPT2/NPOPOS2
标准驱动单元
NPOP3/NPOPT3/NPOPOS3
媒体驱动单元
NPOP6/NPOPT6/NPOPOS6
大驱动单元
NPOP12/NPOPT12/NPOPOS12
低电平输出电压
所有输出
最小驱动器单元
NPOP1/NPOPT1/NPOPOD1
低驱动单元
NPOP2/NPOPT2/NPOPOD2
标准驱动单元
NPOP3/NPOPT3/NPOPOD3
媒体驱动单元
NPOP6/NPOPT6/NPOPOD6
大驱动单元
NPOP12/NPOPT12/NPOPOD12
三态输出漏电流
所有的开漏输出单元
输出短路电流
标准输出
NPOP3/NPOPT3/NPOPOS3
（见注1 ）
NPOP3/NPOPT3/NPOPOD3
（每门）工作电源电流（见注2 ）
输入电容
输出电容
双向引脚电容
VOH
VDD - 1.0
VDD - 1.0
VDD - 1.0
VDD - 1.0
VDD - 1.0
VOL
VDD + 0.05
0.2
0.2
0.2
0.2
0.2
IOZ
-1
IOS
21
54
IDDOP
CI
COUT
CVO
45
102
1
5
5
7
75
165
1
0.4
0.4
0.4
0.4
0.4
VDD - 0.05
VDD - 0.5
VDD - 0.5
VDD - 0.5
VDD - 0.5
VDD - 0.5
V
IOH = -1μA
IOH = -2mA
IOH = -4mA
IOH = -6mA
IOH = -12mA
IOH = -24mA
V
IOL = 1μA
IOL = 2毫安
IOL = 4毫安
IOL = 6毫安
IOL = 12毫安
IOL = 24毫安
A
VOH = VSS或VDD
mA
VDD = MAX ， VOUT = GND
VDD = MAX ， VOUT = VDD
μA / MHz的
pF
pF
pF
任何输入（见注3 ）
任何输出（见注3 ）
任何I / O引脚（见注4 ）
注1 ：标准的驱动器输出NPOP3等短路电流为其他输出将扩大。不超过一个的输出可以在一个时间进行短路
一秒钟的最大持续时间。
注2 ：不包括外围缓冲区。
注3 ：不包括引线框架封装的电容或双向引脚。
注4 ：不包括包。
绝对最大额定值
参数
供应
输入
产量
电压
电压
电压
民
- 0.5
- 0.5
- 0.5
最大
7.0
VDD+0.5
VDD+0.5
单位
V
V
V
推荐工作极限
参数
电源电压
输入电压
输出电压
目前每片
民
3.0
VSS
VSS
最大
5.5
VDD
VDD
100
单位
V
V
V
mA
操作上面这些绝对最大额定值或延长
期间高于推荐的工作限制可能
永久损坏设备的特点和可能影响
可靠性。
存储温度：
塑料
工作温度：
商业级
0
工业级
-40
70
85
摄氏度
摄氏度
- 40
125
摄氏度
4
QQ：2880707522 复制
