CLC430
通用100MHz的运算放大器具有禁用
1999年6月
N
CLC430
通用100MHz的运算放大器具有禁用
概述
的CLC430是一个低成本，宽带单片放大器一般
各种类型的应用。该CLC430采用国家专利
电流反馈电路拓扑是提供一种运算放大器，具有一个压摆率
的2000V / μs的， 100MHz的单位增益带宽和快速输出禁用
功能。像所有的电流反馈运算放大器，该CLC430允许
频率响应进行优化（或调整）通过的选择
反馈电阻。对于要求苛刻的视频应用， 0.1分贝
0.03 ％ / 0.05 °化妆带宽为20MHz和差分增益/相位
广播质量的NTSC的CLC430的首选组件，
PAL视频系统。
大的电压摆幅（ 28V
pp
） ，连续输出电流（ 85毫安）
和压摆率（ 2000V / μs）内提供了高保真的信号调理
应用如CCD ，传输线路和低阻抗
电路。 100Ω即使驱动负载时， CLC430提供了非常低的
第二个和第三个1MHz的谐波失真（ -76 / -82dBc ） 。
视频发布，多媒体和通用应用会
受益于CLC430的宽带宽和禁用功能。动力
减小并且禁用时的输出变为高阻抗。
在CLC430的宽增益范围使得这款通用运算
安培的电路，例如有源滤波器的改进方案， differen-
TiAl基至单端驱动器， DAC跨阻放大器和
MOSFET驱动器。
特点
s
s
s
s
s
s
s
s
0.1dB的增益平坦度到20MHz （A
v
=+2)
100MHz的带宽（A
v
=+1)
2000V / μs压摆率
0.03 ％ / 0.05差分增益/相位
± 5V ， ± 15V或单电源供电
100ns的禁用高阻抗输出
宽的增益范围
低成本
应用
s
s
s
s
s
视频分发
CCD时钟驱动器
多媒体系统
DAC输出缓冲器
成像系统
典型用途
CCD时钟驱动器
引脚
DIP & SOIC
1999年全国半导体公司
印在U.S.A.
http://www.national.com
CLC430电气特性
(V
参数
环境温度
条件
CLC430
V
cc
CC
= ± 15V ;一
V
= + 2V / V ;
f
=604; R
L
= 100;
除非另有说明
)
最小/最大额定值
25°C
0至70°C -40至85℃
单位
笔记
典型值
25°C
频域响应
单位增益带宽
V
OUT
＆ LT ; 1.0V
pp
小信号带宽
V
OUT
＆ LT ; 1.0V
pp
V
OUT
＆ LT ; 1.0V
pp
0.1分贝带宽
V
OUT
＆ LT ; 1.0V
pp
V
OUT
＆ LT ; 1.0V
pp
大信号带宽
V
OUT
= 10V
pp
增益平坦度
V
OUT
＆ LT ; 1.0V
pp
高峰
DC至10MHz
滚降
DC至20MHz
线性相位偏差
DC至20MHz
微分增益
为4.43MHz ，R
L
=150
为4.43MHz ，R
L
=150
微分相位
为4.43MHz ，R
L
=150
为4.43MHz ，R
L
=150
时间域响应
上升和下降时间
2V步骤
10V步
建立时间，以0.05％的
2V步骤
冲
2V步骤
压摆率
20V步骤
失真和噪声响应
1V
pp
， 1MHz的，R
L
=500
2
nd
谐波失真
rd
1V
pp
， 1MHz的，R
L
=500
3谐波失真
输入电压噪声
>1MHz
非反相输入电流噪声>1MHz
反相输入电流噪声>1MHz
直流性能
输入失调电压
平均漂移
输入偏置电流
输入偏置电流
平均漂移
电源抑制比
共模抑制比
电源电流
残
±15
±15
±5
±15
±5
100
75
55
20
16
30
0.0
0.1
0.5
0.03
0.03
0.05
0.09
5
10
35
5
2000
-89
-92
3.0
3.2
15
50
35
7
22
0.1
0.7
1.8
0.05
0.05
0.09
0.19
7
14
50
15
1500
45
42
20
0.2
1.0
2.0
0.06
0.12
19
0.2
1.2
2.1
0.06
0.13
兆赫
兆赫
兆赫
兆赫
兆赫
兆赫
dB
dB
°
%
%
°
°
ns
ns
ns
%
V / μs的
dBc的
dBc的
纳伏/赫兹÷
PA / ÷赫兹
PA / ÷赫兹
mV
V/
C
A
NA / ℃，
A
NA / ℃，
dB
dB
mA
mA
ns
ns
dB
V
V
V
V
M
pF
V
V
V
V
mA
A
A
A
±15
±5
±15
±5
7
14
55
15
1450
7
14
55
15
1450
3.5
6.0
18
7.5
---
14
---
14
---
56
54
12
2.0
300
200
56
12.5
2.5
10.5
0.6
3.0
1.0
±12.3
±2.3
±13.7
±3.9
±60
3.7
6.3
20
9.0
50
16
100
15
60
54
53
13
2.2
320
200
56
12.7
2.7
10.0
0.1
2.5
1.0
±12.1
±2.2
±13.7
±3.8
±50
3.8
6.8
21
10.0
50
20
100
17
90
53
52
14.5
2.4
340
200
56
±15
非反相
平均漂移
反相
DC
DC
R
L
=
∞
R
L
=
∞
±15,±5
±15,±5
±15,±5
±15,±5
1.0
25
3
10
3
10
62
62
11, 8.5
1.5
200
100
59
11.8
1.8
10.8
0.8
8.0
0.5
±12.5
±2.5
±14
±4.0
±85
A
A
开关性能
启动时间
关闭时间
（注2 ）
关断隔离
10MHz
高输入电压
V
IH
低输入电压
V
IL
±15
±5
±15
±5
其他性能
非反相输入电阻
非反相输入端电容
输入电压范围
共模
共模
输出电压范围
R
L
=
∞
R
L
=
∞
输出电流
±15
±5
±15
±5
1.7
1.0
±11.8
±1.9
±13.6
±3.7
±45
最小/最大额定值是根据产品特性和仿真。如指出的各个参数进行测试。即将离任的质量水平
从测试的参数来确定。
绝对最大额定值
电源电压
短路电流
共模输入电压
最高结温
储存温度
引线温度（焊接10秒）
ESD额定值（人体模型）
http://www.national.com
笔记
A） J-级别：规格为100 ％ ，在+ 25 ℃下进行测试。
1 ）输出短路保护，接地，但
如果输出电流不会获得最大的可靠性
超过125毫安。
2 ） To>50dB衰减@ 10MHz的。
±16.5V
（注1 ）
±V
cc
+150°C
-65 ° C至+ 150°C
+300°C
4000V
2
订购信息
模型
CLC430AJP
CLC430AJE
CLC430A8B
温度范围
-40 ° C至+ 85°C
-40 ° C至+ 85°C
-55 ° C至+ 125°C
描述
8引脚PDIP
8引脚SOIC
8引脚CERDIP ， MIL -STD- 883
封装热阻
包
AJP
AJE
A8B
θ
JC
60°C/W
55°C/W
30°C/W
θ
JA
115°C/W
135°C/W
120°C/W
DESC SMD号码： 5962-92030 。
可靠性信息
晶体管数量
38
http://www.national.com
4
通用设计考虑
的CLC430是一个通用的电流反馈扩增
费里用于各种小型和大信号的使用的应用
系统蒸发散。使用反馈电阻微调增益
平整度和-3dB带宽为任何增益设置。 COM的
线性提供信息的性能增益
2对于小的和大的信号带宽。该图显示
反馈电阻值选定的收益。
收益
使用下面的公式来设置CLC430的非
反相或反相增益：
非-Inverting增益= 1 +
反相增益= -
R
f
R
g
如下所示：
V
cc
启用
±15V
>12.7V
±5V
>2.7V
关闭
<10.0V
<0.8V
该放大器使能引脚8悬空因为2kΩ
上拉电阻，在图中所示。 1 。
+V
cc
2k
要CLC430
偏置网络
R
f
R
g
选择非反相或反相电阻值
通过以下步骤获得。
V
in
R
in
8k
引脚8 DISABLE
-V
cc
+
V
OUT
图。 1引脚8等效电路关闭
集电极开路或CMOS接口推荐
驱动销8的导通和关断时间取决于速度
数字接口。
等效输出阻抗时禁用显示
图。 2.使用R
g
连接到地， R的总和
f
和
R
g
占主导地位，并减少残疾人的输出阻抗
ANCE 。为了提高输出阻抗处于禁用状态，
连接CLC430由一个单位增益电压跟随器
除去R
g
。电流反馈运算放大器需要时建议
谁料
f
在一个单位增益跟随器电路。对于高密度
电路布局考虑使用双CLC431 （带
禁用）或双CLC432 （不停止） 。
V
in
等效阻抗
在禁用
CLC430
R
s
-
R
f
R
g
图。 0部件识别
1 ）选择推荐的反馈电阻R
f
（请参阅
在剧情部分享有绘制
R
f
VS增益） 。
2 ）选择R的值
g
设定增益。
3 ）选择R
s
设定电路的输出阻抗。
4 ）选择R
in
为输入阻抗和输入偏置。
高收益
电流反馈的闭环带宽是独立的
增益带宽积为小增益变化。对于较大
增益变化的最佳反馈寄存器读
f
导出
通过执行以下操作：
R
f
=
724
60
(
A
v
)
+
300k
V
OUT
8pF
-
R
g
R
f
增益增加时，反馈电阻器允许带宽
要保持恒定，在很宽的增益范围。为更
完整的说明，请参阅应用笔记OA- 25 Stabil-
电流反馈放大器性分析。
电阻器有不同的影响电路寄生perfor-
曼斯在高速设计。为了获得最佳效果，请使用含铅
金属膜电阻或表面贴装电阻。一个SPICE
可全面模拟模型的CLC430
电路的性能。
启用/禁用功能
该CLC430放大器具有启用/禁用功能
改变到高的输出和反相输入端从低
阻抗。销8启用/禁用逻辑电平如
5
图。 2等效残疾人输出阻抗
2
nd
和3
rd
谐波失真
为了满足低失真的要求，认清影响
反馈电阻。增加反馈电阻
将降低环路增益，并增加失真。 DE-
压痕负载阻抗增加3
rd
谐波
失真大于2
nd
.
差分增益和差分相位
该CLC430具有低DG和DP错误的视频应用
系统蒸发散。添加一个外部下拉电阻的CLC430的
输出以改善DG和DP作为在图3中看出。一个604Ω
P
将改善DG和DP到0.01％和0.02 。
http://www.national.com
QQ：2881677436 复制
