1999年6月
CLC- DRCS - PCASM
DRCS评估板用户指南
N
CLC- DRCS - PCASM
DRCS评估板用户指南
0
0
概观
该DRCS评估板（ CLC- DRCS - PCASM ）的设计
支持简单有效的分集接收机的评价
芯片组（ DRCS ） 。该芯片组由CLC5956模拟到的
数字转换器（ ADC ） ，该CLC5526数字可变增益
放大器（ DVGA ），并且CLC5902双数字调谐器/ AGC 。
该CLC5902进行数字下变频（ DDC ）和自动
MATIC增益控制（ AGC ） ，带数字的准确性和可重复性。
该DRCS董事会接受窄带信号的中频频率高达
至300MHz （在LC噪声滤波器必须从150MHz的进行重新调整
在数字出厂设置），并输出正交基带信号
格式。有来自两个输入两个完整的信号路径
连接到通道A和通道B的数字输出。
与DDC / AGC的配置是通过一个COP8控制μCon-
控制器，它加载了几个默认的配置，上电1
了。使用DIP开关SW2选择默认配置。
这些配置还可以与DRCS控制改性
提供的DRCS董事会，面板软件（ drcscp.exe ）
在Windows下运行
95/98/NT.
同时还提供一个数据采集卡（ CLC- CAPT - PCASM ）和
附带的软件（ capture.exe ）与evalua-的队友
灰板和使得能够从DDC / AGC的传输数据的用户
输出，通过PC的串行端口和到一个文件中。
本文详细介绍了DRCS局
,
DRCS控制
Panel软件，以及如何使用它。
需要评价项目
n
DRCS局
（ CLC- DRCS - PCASM ）
n
+ 5V电源
n
信号发生器
n
DRCS控制面板软件
（ drcscp.exe ）
n
PC运行Windows
95/98/NT
n
一个PC串行端口
建议评价项目
n
数据采集卡
（ CLC- CAPT - PCASM ）
n
数据采集卡软件
（ capture.exe ）
n
数据采集卡用户指南
n
第二个PC机的串口
分析软件
n
MATLAB
软件或其他数据
参考文件
n
CLC5956数据表
n
CLC5526数据表
n
CLC5902数据表
AIN1
反
前
DVGA
150MHz
ADC
12
4
DDC / AGC
4
AOUT （串行）
布特（串行）
SCK
SFS
RDY
PAROUT
}
J1
AIN2
反
前
DVGA
150MHz
ADC
12
J9
RS-232
串行I / O
COP8
μ控制器
图1
CLC- DRCS - PCASM框图
牧师3.01 1999年6月4日
1999美国国家半导体公司
概述
如从图1可见，该DRCS局接纳模拟IF
一对SMA连接器和处理这些输入
为基带数字波形。有多个模拟
组件之前调节信号以采样
有一对模数转换器。最重要的是在
DVGA这是一个AGC回路的增益控制元件。
采样的信号被施加到一个2信道的数字
下变频器（ DDC） ，执行最后的混音基地 -
带，数字滤波的波形，并抽取到一
较低的输出采样率。板载自动增益控制
（AGC）环路一起操作用的DVGA到
扩展的模拟信号通路的动态范围。
该DRCS局被配置为一个IF厂
为150MHz ，采样频率（F
CK
） 52MSPS ，和一个中
192.这个整体抽取产生一个输出样本
率270.8KSPS的。该DDC / AGC程度高的特点
可编程性使得关键参数，如混合器
频率，抽样比，过滤器的形状等等都可以CON组
由用户想通。
在DRCS局的各个元素进行了讨论
在下面的段落中。
DVGA
该DVGA是350MHz的放大器具有可数字
控制电压增益范围为-12 + 30分贝6dB的
步骤。它有一个3
rd
24分贝的阶输出截取点
150MHz的与邻utpu吨噪声谱密度
69
nV
Hz
。在为150MHz ，数据手册地块将
最大增益约为28.5分贝或者，
G
DVGA
=
(
0.21
)
2
再次
,
（当量3）
哪里
再次
是3位数据字到DVGA digi-
通道A的河谷输入参考CLC5526数据表
对于进一步的细节。
DVGA的，在与DDC / AGC一起构成一个
自动调平回路，其压缩的动态
范围的输入IF信号之前，由ADC采样。
通过这样做，它扩展了ADC的动态范围
高达42分贝。循环动力学和门槛
自动增益控制被内编程的控制寄存器中设置
在DDC / AGC 。另外，也可以抑制环和
强制特定的DVGA增益值。这些主题
本文档后面内处理。
输入电路和信号电平
在AIN1和AIN2 IF输入变压器耦合
到DVGA输入。变压器被包括以
与差分模拟组件接口，其
随之而来。他们还配合200
所述的DVGA到的输入
50
输入接口，并提供2个电压增益：
G
XFMR
= 2
（当量1）
噪声滤波器
一个简单的噪声滤波器所在的DVGA之间
ADC。其唯一的目的就是从噪音衰减
DVGA ，在ADC采样图像出现frequen-
资本投资者入境计划。由于其简单的，它不具有的能力
充分地拒绝来自属于天线信号
位于采样图像。假定的SAW
过滤器会先于DVGA和提供这种能力。
噪声滤波器的有效性是由于这样的事实，即
无论是DVGA和ADC具有宽带宽等
有落在带内许多采样图像。每
这些都会增加噪声功率的输出，如果他们不
衰减。参见图2 。
用于滤波器的标称成分数值提供一个岑
150MHz的的器频率， 18MHz的的3dB带宽，
和0.7分贝的插入损耗。假设ADC采样
52MSPS的速率，过滤器提供了有关衰减的4分贝
灰在最接近图像的频率是在162MHz
（图2） 。在图象频率上的衰减不
如图当然会更大。更多衰减possi-
通过增加滤波器的Q竹叶提取，但是这会使得
的中心频率容差更加严格，也
增加通过滤波器的群延迟。 （阻尼
AGC环路的大基团的不利影响
的延迟。）更衰减也将实现，如果在IF是
逐渐远离156MHz 。
改变DRCS局，噪声的IF频率
过滤器组件必须被改变。下面的公式计算
关于图3 ，提供计算的手段
新的价值观：
1
ω
c
= ----------------
-
L
1
C
T
（公式4），
在生产系统中，变压器可能被替换
由IF SAW其中也有差分输出驱动器
能力。请从原理图观察
该变压器用于将来自输入端的直流短
连接到地。
用DVGA设置为最大增益，总模拟
从输入连接器到ADC增益是33.8分贝和
-23.8dBm的输入电平将推动一个满量程输入时
该ADC。用DVGA设置为最小增益，总
模拟增益是-8.3dB且a + 18.3dBm输入电平是
来驱动ADC满刻度必需的。典型地，该
AGC参考电平被设定为使得所述模数转换器将
再也看不到满量程的最低增益设置
DVGA将不被使用。
在DRCS局的总增益，既包括模拟
登录和数字部分最好由方程描述
G
总
=
G
XFMR
G
DVGA
G
LC
G
DDC
,
（当量2）
其中第一项已经被引入和
其他人将在本手册的后续章节。
在DRCS局的噪声系数是13分贝是calcu-
第3页上迟来的ADC部分。
牧师3.01 1999年6月4日
2
1999美国国家半导体公司
基带
滤波器
基带滤波器
转换到
采样图像
4dB
LC噪声
滤波器
3X采样
频率
IF频率
采样
图片
150
156
162
202
208
214
频率（MHz）
图2
插图的需要在采样图像噪声滤波器的衰减。
1 -
ω
BW
= ------------
R
T
C
T
R
T
C
T
-
G
LC
= 1 + ------
------
Q
L
L
1
C
T
=
C
93
2 +
C
99
+取1.5pF
（当量5）
（当量6）
（公式7）
在这些等式中，
C
93
=
C
94
,
R
T
= 600 || 1K = 375
,
G
LC
是滤波器增益
ω
c
和
Q
L
是质量因子
提高到68dBFS （或者， 55
nV
Hz
在52MSPS ） 。这
行为是由于这样的事实，即大信号，高频
昆西SNR由时钟抖动为主。通讯
如GSM系统的要求没有更好的最小信噪比
比9分贝可在59分贝的输入电平来实现
低于满量程。因此，ADC的作用就好像它
是一个68分贝装置，用于这些系统（图4） 。该digi-
继ADC TAL过滤器提供处理增益
SNR与输入幅度
80
电感器在
ω
c
.
DVGA输出
ADC输入和PCB杂散电容
外推至68分贝
70
60
C93
SNR （ DBC）
600
L1
C94
C99
1.5p
1K
50
40
30
科幻gure 3
噪声滤波器组件AIN1 。
20
10
除了设置该滤波器的中心频率，
电容器C93和C94吸收的瞬态电流是
源出ADC的重合与采样
即时。所以建议
C
93
和
C
94
不低于
比20pF的。
噪声滤波器的频率响应，可以检查
在频点，通过观察无论是CLC5902
调音台AI或BI在调试模式下输出与NCO集
为0的频率和0的阶段。
-50
-45
-40
-35
-30
-25
-20
-15
-10
-5
0
输入幅度（ dBFS的）
图4
CLC5956 SNR推断为68dBFS 。
ADC
该ADC为12位，宽带转换器，能够投入
高达300MHz的在52MSPS的采样率。信噪比
为2V以下的满标输入的输入3分贝
PP
DIFFER-
无穷区间是62dBFS在IF频率的范围
150MHz的。对于这一点，然而，信噪比远远低于水平
1999美国国家半导体公司
通过24分贝（出厂默认config-在此进一步提高
uration ） 。假设一个单一采样图像干扰
在-4dB的水平（图2） ，总的噪声电压密度
在ADC输入是
55 + 69
(
1 + 10
2
2
– 4
10
)
= 98nV
Hz
.
（当量8）
若这是通过33.8分贝最大增益称为
在输入接口，这会产生提供13dB的噪声系数
在DRCS局。
牧师3.01 1999年6月4日
3
EXP
（来自AGC ）
+
1
,
B
3
;
(
(
/
$
＆放大器;
6
＆放大器;
(
'
$
B
1
,
$
*
)
(
2
＆放大器;
B
)
F1 FILTER
抽取BY 2
)
(
2
＆放大器;
B
)
B
＆ LT ;
%
B
＆放大器;
(
'
3
EXP
CIC滤波器
抽取BY
8为2K
SAT & ROUND
SAT & ROUND
FL燕麦
固定
变流器
F2过滤器
抽取BY
2或4
指数
升档
升档
圆
15
22
21
21
I
MUXA
14
TO
产量
电路
15
17
17
COS
22
21
21
)5(4B$
3+$6(B$
罪
军士
图5
CLC5902升降压转换器，通道A.
ADC的数字输出格式是2的补
换货。欲了解更多信息，请参阅CLC5956数据
表。
0
0
-10
-20
DDC
量（dB ）
ADC输出送入双通道DDC / AGC 。
这部分包括两个降压转换器通道（ DDC ）
和自动增益控制（ AGC）环路。 DDC的per-
形成最终的组合，基带和基带滤波
（参见图5）。
在整个奈奎斯特频带士官可调谐与32位
精度。同相位抖动启用，杂散perfor-
曼斯为-101dBc或更好，信噪比为84分贝。该频
昆西两个通道的相位和完全
独立的。另外，两者的相位抖动是
不相关的。
基带滤波由三个级联进行
抽取FIR滤波器。总体抽选比率可
设定8至16,384 。这两个最后的过滤功能
21和63的用户可编程的水龙头上。一组
抽头系数公布的CLC5902数据表
它们提供了足够的滤波以满足GSM阻滞剂
和干扰要求。对频率响应
这些在52MSPS的采样速率示于图6 。
虽然ADC的结合的处理增益
数字滤波器提供瞬时信噪比92分贝，
这是不能满足的要求
GSM900规范没有一些模拟滤波来
衰减拦截。然而，该数字滤波器可以是
用来放松对模拟滤波器的要求。在标准杆
满足特殊的数字滤波器能够满足参考干扰
的声级
ETSI GSM 05.05款6.3
没有任何
援助从模拟滤波器。此外，阻挡per-
的formance
ETSI GSM 05.05第5.1段
可以得到满足
与来自模拟滤波器只有轻微的援助。
在DDC内浮动与固定转换器
将匹配任何增益变化的DVGA用一个COM
pensating数字增益变化。它通过处理这是否
在DVGA控制字的补码作为指数来
ADC输出。这种整体效果是使
牧师3.01 1999年6月4日
4
-30
GSM拦截和干扰
需求
-40
-50
-60
-70
-80
-90
-100
-110
0
100
200
300
400
500
600
700
800
SAT
Q
900
1000
频率（kHz ）
图6
升降压转换器的频率响应
输出功率
A
G
已经
rT的
喜元
S R在
在ES
ge
O
DDC输出
ADC输出
输入功率
图7
ADC和DDC输出电平与输入电平
1999美国国家半导体公司
CLC- DRCS - PCASM
CLC- DRCS - PCASM DRCS评估板用户指南
文献编号： SNOS917C
1999年6月
CLC- DRCS - PCASM
DRCS评估板用户指南
N
CLC- DRCS - PCASM
DRCS评估板用户指南
0
0
概观
该DRCS评估板（ CLC- DRCS - PCASM ）的设计
支持简单有效的分集接收机的评价
芯片组（ DRCS ） 。该芯片组由CLC5956模拟到的
数字转换器（ ADC ） ，该CLC5526数字可变增益
放大器（ DVGA ），并且CLC5902双数字调谐器/ AGC 。
该CLC5902进行数字下变频（ DDC ）和自动
MATIC增益控制（ AGC ） ，带数字的准确性和可重复性。
该DRCS董事会接受窄带信号的中频频率高达
至300MHz （在LC噪声滤波器必须从150MHz的进行重新调整
在数字出厂设置），并输出正交基带信号
格式。有来自两个输入两个完整的信号路径
连接到通道A和通道B的数字输出。
需要评价项目
n
DRCS局
（ CLC- DRCS - PCASM ）
n
+ 5V电源
n
信号发生器
n
DRCS控制面板软件
（ drcscp.exe ）
本文详细介绍了DRCS局
,
DRCS控制
Panel软件，以及如何使用它。
O
反
前
bs
DVGA
150MHz
ADC
反
前
DVGA
150MHz
ADC
J9
RS-232
串行I / O
同时还提供一个数据采集卡（ CLC- CAPT - PCASM ）和
附带的软件（ capture.exe ）与evalua-的队友
灰板和使得能够从DDC / AGC的传输数据的用户
输出，通过PC的串行端口和到一个文件中。
ol
12
4
4
12
与DDC / AGC的配置是通过一个COP8控制μCon-
控制器，它加载了几个默认的配置，上电1
了。使用DIP开关SW2选择默认配置。
这些配置还可以与DRCS控制改性
提供的DRCS董事会，面板软件（ drcscp.exe ）
在Windows下运行
95/98/NT.
et
分析软件
DDC / AGC
e
参考文件
n
CLC5956数据表
n
CLC5526数据表
n
CLC5902数据表
n
PC运行Windows
95/98/NT
n
一个PC串行端口
建议评价项目
n
数据采集卡
（ CLC- CAPT - PCASM ）
n
数据采集卡软件
（ capture.exe ）
n
数据采集卡用户指南
n
第二个PC机的串口
n
MATLAB
软件或其他数据
AIN1
AOUT （串行）
布特（串行）
SCK
SFS
RDY
PAROUT
}
J1
AIN2
COP8
μ控制器
图1
CLC- DRCS - PCASM框图
牧师3.01 1999年6月4日
1999美国国家半导体公司
概述
如从图1可见，该DRCS局接纳模拟IF
一对SMA连接器和处理这些输入
为基带数字波形。有多个模拟
组件之前调节信号以采样
有一对模数转换器。最重要的是在
DVGA这是一个AGC回路的增益控制元件。
采样的信号被施加到一个2信道的数字
下变频器（ DDC） ，执行最后的混音基地 -
带，数字滤波的波形，并抽取到一
较低的输出采样率。板载自动增益控制
（AGC）环路一起操作用的DVGA到
扩展的模拟信号通路的动态范围。
该DRCS局被配置为一个IF厂
为150MHz ，采样频率（F
CK
） 52MSPS ，和一个中
192.这个整体抽取产生一个输出样本
率270.8KSPS的。该DDC / AGC程度高的特点
可编程性使得关键参数，如混合器
频率，抽样比，过滤器的形状等等都可以CON组
由用户想通。
在DRCS局的各个元素进行了讨论
在下面的段落中。
DVGA
该DVGA是350MHz的放大器具有可数字
控制电压增益范围为-12 + 30分贝6dB的
步骤。它有一个3
rd
24分贝的阶输出截取点
150MHz的与邻utpu吨噪声谱密度
69
nV
Hz
。在为150MHz ，数据手册地块将
最大增益约为28.5分贝或者，
G
DVGA
=
(
0.21
)
2
再次
,
（当量3）
哪里
再次
是3位数据字到DVGA digi-
通道A的河谷输入参考CLC5526数据表
对于进一步的细节。
DVGA的，在与DDC / AGC一起构成一个
自动调平回路，其压缩的动态
范围的输入IF信号之前，由ADC采样。
通过这样做，它扩展了ADC的动态范围
高达42分贝。循环动力学和门槛
自动增益控制被内编程的控制寄存器中设置
在DDC / AGC 。另外，也可以抑制环和
强制特定的DVGA增益值。这些主题
本文档后面内处理。
输入电路和信号电平
在生产系统中，变压器可能被替换
由IF SAW其中也有差分输出驱动器
能力。请从原理图观察
该变压器用于将来自输入端的直流短
连接到地。
用DVGA设置为最大增益，总模拟
从输入连接器到ADC增益是33.8分贝和
-23.8dBm的输入电平将推动一个满量程输入时
该ADC。用DVGA设置为最小增益，总
模拟增益是-8.3dB且a + 18.3dBm输入电平是
来驱动ADC满刻度必需的。典型地，该
AGC参考电平被设定为使得所述模数转换器将
再也看不到满量程的最低增益设置
DVGA将不被使用。
在DRCS局的总增益，既包括模拟
登录和数字部分最好由方程描述
G
总
=
G
XFMR
G
DVGA
G
LC
G
DDC
,
（当量2）
O
其中第一项已经被引入和
其他人将在本手册的后续章节。
在DRCS局的噪声系数是13分贝是calcu-
第3页上迟来的ADC部分。
牧师3.01 1999年6月4日
2
bs
G
XFMR
= 2
（当量1）
ol
在AIN1和AIN2 IF输入变压器耦合
到DVGA输入。变压器被包括以
与差分模拟组件接口，其
随之而来。他们还配合200
所述的DVGA到的输入
50
输入接口，并提供2个电压增益：
et
噪声滤波器
1
ω
c
= ----------------
-
L
1
C
T
一个简单的噪声滤波器所在的DVGA之间
ADC。其唯一的目的就是从噪音衰减
DVGA ，在ADC采样图像出现frequen-
资本投资者入境计划。由于其简单的，它不具有的能力
充分地拒绝来自属于天线信号
位于采样图像。假定的SAW
过滤器会先于DVGA和提供这种能力。
噪声滤波器的有效性是由于这样的事实，即
无论是DVGA和ADC具有宽带宽等
有落在带内许多采样图像。每
这些都会增加噪声功率的输出，如果他们不
衰减。参见图2 。
用于滤波器的标称成分数值提供一个岑
150MHz的的器频率， 18MHz的的3dB带宽，
和0.7分贝的插入损耗。假设ADC采样
52MSPS的速率，过滤器提供了有关衰减的4分贝
灰在最接近图像的频率是在162MHz
（图2） 。在图象频率上的衰减不
如图当然会更大。更多衰减possi-
通过增加滤波器的Q竹叶提取，但是这会使得
的中心频率容差更加严格，也
增加通过滤波器的群延迟。 （阻尼
AGC环路的大基团的不利影响
的延迟。）更衰减也将实现，如果在IF是
逐渐远离156MHz 。
改变DRCS局，噪声的IF频率
过滤器组件必须被改变。下面的公式计算
关于图3 ，提供计算的手段
新的价值观：
（公式4），
e
1999美国国家半导体公司
基带
滤波器
基带滤波器
转换到
采样图像
4dB
LC噪声
滤波器
3X采样
频率
IF频率
采样
图片
150
156
162
202
208
214
频率（MHz）
图2
插图的需要在采样图像噪声滤波器的衰减。
1 -
ω
BW
= ------------
R
T
C
T
R
T
C
T
-
G
LC
= 1 + ------
------
Q
L
L
1
C
T
=
C
93
2 +
C
99
+取1.5pF
（当量5）
（当量6）
在这些等式中，
C
93
=
C
94
,
R
T
= 600 || 1K = 375
,
电感器在
ω
c
.
DVGA输出
G
LC
是滤波器增益
ω
c
和
Q
L
是质量因子
ol
80
et
（公式7）
70
60
提高到68dBFS （或者， 55
nV
Hz
在52MSPS ） 。这
行为是由于这样的事实，即大信号，高频
昆西SNR由时钟抖动为主。通讯
如GSM系统的要求没有更好的最小信噪比
比9分贝可在59分贝的输入电平来实现
低于满量程。因此，ADC的作用就好像它
是一个68分贝装置，用于这些系统（图4） 。该digi-
继ADC TAL过滤器提供处理增益
ADC输入和PCB杂散电容
C93
600
L1
bs
C99
1.5p
1K
C94
SNR （ DBC）
O
科幻gure 3
噪声滤波器组件AIN1 。
除了设置该滤波器的中心频率，
电容器C93和C94吸收的瞬态电流是
源出ADC的重合与采样
即时。所以建议
C
93
和
C
94
不低于
比20pF的。
噪声滤波器的频率响应，可以检查
在频点，通过观察无论是CLC5902
调音台AI或BI在调试模式下输出与NCO集
为0的频率和0的阶段。
e
50
40
30
20
10
-50
-45
-40
-35
-30
-25
-20
SNR与输入幅度
外推至68分贝
-15
-10
-5
0
输入幅度（ dBFS的）
图4
CLC5956 SNR推断为68dBFS 。
ADC
该ADC为12位，宽带转换器，能够投入
高达300MHz的在52MSPS的采样率。信噪比
为2V以下的满标输入的输入3分贝
PP
DIFFER-
无穷区间是62dBFS在IF频率的范围
150MHz的。对于这一点，然而，信噪比远远低于水平
1999美国国家半导体公司
通过24分贝（出厂默认config-在此进一步提高
uration ） 。假设一个单一采样图像干扰
在-4dB的水平（图2） ，总的噪声电压密度
在ADC输入是
55 + 69
(
1 + 10
2
2
– 4
10
)
= 98nV
Hz
.
（当量8）
若这是通过33.8分贝最大增益称为
在输入接口，这会产生提供13dB的噪声系数
在DRCS局。
牧师3.01 1999年6月4日
3
EXP
（来自AGC ）
+
1
,
B
3
;
(
(
/
$
＆放大器;
6
＆放大器;
(
'
$
B
1
,
$
*
)
(
2
＆放大器;
B
)
F1 FILTER
抽取BY 2
)
(
2
＆放大器;
B
)
B
＆ LT ;
%
B
＆放大器;
(
'
3
EXP
CIC滤波器
抽取BY
8为2K
SAT & ROUND
SAT & ROUND
FL燕麦
固定
变流器
F2过滤器
抽取BY
2或4
指数
升档
升档
圆
15
22
21
21
I
MUXA
14
TO
产量
电路
15
17
17
COS
22
21
21
)5(4B$
3+$6(B$
罪
军士
图5
CLC5902升降压转换器，通道A.
0
DDC
ADC输出送入双通道DDC / AGC 。
这部分包括两个降压转换器通道（ DDC ）
和自动增益控制（ AGC）环路。 DDC的per-
形成最终的组合，基带和基带滤波
（参见图5）。
在整个奈奎斯特频带士官可调谐与32位
精度。同相位抖动启用，杂散perfor-
曼斯为-101dBc或更好，信噪比为84分贝。该频
昆西两个通道的相位和完全
独立的。另外，两者的相位抖动是
不相关的。
量（dB ）
bs
4
ol
-70
-80
-90
-100
-110
0
100
200
300
400
500
600
700
800
900
1000
虽然ADC的结合的处理增益
数字滤波器提供瞬时信噪比92分贝，
这是不能满足的要求
GSM900规范没有一些模拟滤波来
衰减拦截。然而，该数字滤波器可以是
用来放松对模拟滤波器的要求。在标准杆
满足特殊的数字滤波器能够满足参考干扰
的声级
ETSI GSM 05.05款6.3
没有任何
援助从模拟滤波器。此外，阻挡per-
的formance
ETSI GSM 05.05第5.1段
可以得到满足
与来自模拟滤波器只有轻微的援助。
在DDC内浮动与固定转换器
将匹配任何增益变化的DVGA用一个COM
pensating数字增益变化。它通过处理这是否
在DVGA控制字的补码作为指数来
ADC输出。这种整体效果是使
牧师3.01 1999年6月4日
O
基带滤波由三个级联进行
抽取FIR滤波器。总体抽选比率可
设定8至16,384 。这两个最后的过滤功能
21和63的用户可编程的水龙头上。一组
抽头系数公布的CLC5902数据表
它们提供了足够的滤波以满足GSM阻滞剂
和干扰要求。对频率响应
这些在52MSPS的采样速率示于图6 。
输出功率
公司
已经
rT的
喜元
S R在
在ES
ge
et
-30
-40
-50
-60
图6
图7
e
0
-10
-20
ADC的数字输出格式是2的补
换货。欲了解更多信息，请参阅CLC5956数据
表。
GSM拦截和干扰
需求
频率（kHz ）
升降压转换器的频率响应
DDC输出
ADC输出
输入功率
ADC和DDC输出电平与输入电平
1999美国国家半导体公司
SAT
Q
QQ：2880707522 复制
