1992年8月
DS3535 - 1.0
CLA70000V
低电压规格
1.0μ CMOS门阵列
特点
s
工作电压为3.3V
s
1.0μ （ 0.8μ莱夫）双阱，外延CMOS工艺
s
在chanelless 5000 250000可供大门
阵列架构
s
低电流和功率（ <1μA /门/兆赫）
s
与司机多达12毫安转换为输出控制
巴士驾驶和其他应用程序。
s
超过2kV的ESD保护
s
概述
在处理技术的进步已导致
开发一个阵列家族，可以在3伏的工作。
这一系列阵列可与较低电压可用于
电源轨这正变得越来越普遍。
应用包括便携式电池，如笔记本电脑
计算机，其中低功率消耗是必要的，以及
寻呼机和消费应用，如手持式语言
翻译和游戏。本摘要表给出了
在CLA70000系列交流和直流信息
特性中的低电压。
综合单元库包括DSP和
编译的存储单元（ ROM块64K位，
RAM块16K位）
s
支持JTAG / BIST测试理念
（ IEEE 1149-1测试程序）
s
完全支持行业标准的工作站和
内部软件
CLA70000家庭
ARRAY
CLA70000
CLA71000
CLA72000
CLA73000
CLA74000
CLA75000
CLA76000
CLA77000
CLA78000
RAW GATES
5000
12000
19000
27000
39000
70000
110000
182000
256000
PADS
44
68
84
100
120
160
200
256
304
目录
描述
工艺技术
核心设计
I / O设计
AC特性
DC特性
设计工具
包装
页面
2
2
2
3
4
5
6
CLA70000V
CMOS工艺技术
该CLA70000阵列基于GEC Plessey码
半导体很好的证明1μ CMOS工艺，
在GPS先进， 10级， 6英寸晶圆制造
制造工厂。这个过程（图1 ）是一个双阱，自
排列氧化物隔离技术，具有有效的渠道
长度为0.8μm （ 1.0μm的绘制）中，得到低缺陷密度
高可靠性，和固有的低功耗。该
过程中有优异的抗闩锁和ESD和
具有性能稳定等特点。
图1 ：过程“ VQ ”工序的剖面图
VDD
VSS
供应
供应
核心单元设计
阿四晶体管组（ 2 NMOS和2PMOS ） （图2 ）形成
核心阵列的基本单元。这个数组中重复
以规则的方式在整个纤芯区域，得到
齐'全场' （门海）阵列。这适合
分层设计，让预先布线的用户自定义
的任何地方，重复的阵列上的子电路。核心
细胞结构经过精心设计，以最大限度的
渔网可通过细胞被路由的号码。这
使两个数据流和控制信号的最佳路由
分配方案从而使非常高的总利用率
数字。这个特征是特别有利的设计中使用
高度结构化的块，例如存储器或算术
功能。
可编程
往来
VSS
供应
图2 ：数组核心单元图表表达式
IB1 IB2 IB3 IB4 IB5
输入/输出缓冲器设计
周边小区（图3 ）是完全可编程的输入，
输出， VDD或GND ，他们的目的是提供一些
接口选项， TTL和CMOS的例子。细胞
已经包含输入“拉”和“下拉”电阻和
静电放电保护元件。组件
实施施密特触发器， TTL阈值检测器，
是三态控制，和触发器对信号重新定时也
包括在内。输出缓冲区的范围，提供各种
输出的驱动电流，以满足系统的要求。
由于大量同时的噪声瞬变
开关量输出是一个日益严重的问题是总线宽度
扩大（供应垫的位置，并在电感
连接线和封装引线也系数） 。 CLA70000
阵列提供了多种I / O缓冲器与控制的能力
输出压摆（ di / dt的） （图4 ），这是非常宝贵的控制
驱动较大的容性负载，例如当这些瞬变
总线。
OP1
IP
OP2
合
PAD
I / O模块
科幻gure 3
压摆率控制
输入
数据
D
压摆率
控制
司机
P
N
P
OPT3
N
针
50 pF的
2.5伏特
2.5伏特
IBSK1 ， IBSK2和IBSK3已经表征
当连接到OPT *细胞，得到了正确的时序。
图4
2
CLA70000V
AC特性
该CLA70000V设备的性能取决于很多因素，包括：
电源电压
环境温度的器件有源路口，和温度
门面前，即逻辑上装载的门输出
在门联网加载
加工公差，即制造利差
该CLA70000技术库包含在设计库的每个小区内的所有性能信息。在PDS设计软件
访问该数据，仿真程序所选定的工作条件下，自动计算设计的性能。先
到布局中，互连负载的估计中使用了模拟。布局后，跟踪负载从物理设计中提取
以允许再次模拟与实际值来确认设备的性能。
这些因素对所选单元格的arange的传播延迟时间的效果被示出在下表中。
扇出是在门的负载单元
典型
传播
延迟Ns个
5伏25℃
符号
TPLH
TPLH
NAND2
1
2输入与非门
的TPH1
TPLH
NOR2
1
2输入或非门
TPLH
TPLH
DF
4
MASTER SLAVE
D型触发器
的TPH1
TPLH
扇出= 2
0.27
0.18
0.39
0.30
0.50
0.22
0.54
0.55
最坏的情况下
传播
延迟（ns ）
3伏70℃
扇出
2
0.95
0.64
1.37
1.07
1.77
0.78
1.90
1.96
4
1.14
0.76
1.75
1.41
2.46
1.09
2.18
2.11
内部核心单元
名字
INV2
细胞
1
描述
逆变器双驱动
中间缓冲区细胞
名字
IBGATE
细胞
-
描述
大2输入与非
GATE 2输入或非
符号
TPLH
TPLH
IBDF
-
主从D- TYPE
拖鞋
的TPH1
TPLH
IBCMOS1
-
CMOS输入缓冲器
与2输入与非门
TPLH
TPLH
典型
传播
延迟Ns个
5伏25℃
扇出= 2
0.34
0.27
0.48
0.50
0.60
0.45
最坏的情况下
传播
延迟（ns ）
3伏70℃
扇出
2
1.20
0.97
1.69
1.78
2.15
1.59
4
1.39
1.14
1.96
1.93
2.28
1.65
输出缓冲单元
名字
OP3
细胞
-
描述
标准输出
卜FF器
符号
TPLH
TPLH
OP6
-
中等输出
卜FF器
的TPH1
TPLH
OP12
-
大的输出缓冲器
TPLH
TPLH
典型
传播
延迟Ns个
5伏25
°
C
扇出= 10pF的
0.73
0.49
0.50
0.33
0.38
0.25
最坏的情况下
传播
延迟（ns ）
3伏70
°
C
扇出
10pF
2.58
1.73
1.77
1.16
1.35
0.90
50pF
8.83
5.98
4.88
3.29
2.91
2.04
3
CLA70000V
DC电气特性
所有的特性，在3 - 5.5伏， 0 -70 ° C的温度
价值
典型值
特征
低电平输入电压
TTL输入
CMOS输入
(IBTTL1/IBTTL2)
(IBCMOS1/IBCMOS2)
符号
VIL
民
最大
单位
V
条件
0.6
0.2VDD
VIH
2.2V
0.75VDD
V
VT +
VT-
VT +
VT-
IIN
0.50
1.00
2.00
20.00
1.00
2.00
4.00
75.00
1
2
4
8
250
1.9
1.2
1.3
0.8
VIL至VIH
VIH到VIL
VIL至VIH
VIH到VIL
VDD
=3V
V
高电平输入电压
TTL输入
CMOS输入
(IBTTL1/IBTTL2)
(IBCMOS1/IBCMOS2)
输入滞后
(IBST1)
升起
落下
(IBST2)
升起
落下
输入电流/电阻（ CMOS / TTL逻辑电平）
无电阻
输入， 1千欧姆电阻器
输入与2Kohm电阻
输入与4Kohm电阻
输入与75Kohm电阻
电阻标称值 - 见注1
高电平输出电压
所有输出
最小驱动器单元
OP1/OPT1/OPOS1
低驱动单元
OP2/OPT2/OPOS2
标准驱动单元
OP3/OPT3/OPOS3
媒体驱动单元
OP6/OPT6/OPOS6
大驱动单元
OP12/OPT12/OPOS12
低电平输出电压
所有输出
最小驱动器单元
OP1/OPT1/OPOD1
低驱动单元
OP2/OPT2/OPOD2
标准驱动单元
OP3/OPT3/OPOD3
媒体驱动单元
OP6/OPT6/OPOD6
大驱动单元
OP12/OPT12/OPOD12
三态输出漏电流
三态，开漏和开放源码输出单元格
输出短路电流
标准输出
OP3/OPT3/OPOD3
（见注2 ）
OP3/OPT3/OPOS3
（每门）工作电源电流（见注3 ）
输入电容
输出电容
双向引脚电容
A
K
K
K
K
VIN = VDD和VSS
VOH
0.75VDD
0.75VDD
0.75VDD
0.75VDD
0.75VDD
VOL
VSS + 0.05
0.2
0.2
0.2
0.2
0.2
0.4
0.4
0.4
0.4
0.4
VDD - 0.05
0.9VDD
0.9VDD
0.9VDD
0.9VDD
0.9VDD
V
IOH = -1μA
IOH = -1mA
IOH = -2mA
IOH = -3mA
IOH = -6mA
IOH = -12mA
V
IOL = 1μA
IOL = 1毫安
IOL = 2毫安
IOL = 3毫安
IOL = 6毫安
IOL = 12毫安
A
mA
67
37
135
75
1
5
5
7
270
150
μA / MHz的
pF
pF
pF
任何输入（注4 ）
任何输出（注4 ）
任何I / O引脚（注5 ）
VDD = MAX ， VOUT = VDD
VDD = MAX ， VOUT = 0V
IOZ
IOS
-1
1
VOUT = VSS或VDD
IDDOP
CI
COUT
CVO
注1：如果用电阻与输出电阻的正确的值，必须使用保持VOL / VOH的逻辑电平。
注2 ：标准的驱动器输出OP3等短路电流为其他输出将扩大。不超过一个的输出可以在一个时间进行短路
一秒钟的最大持续时间。
注3：不包括外围缓冲区。
注4 ：不包括引线框架封装的电容或双向引脚。
注5 ：不包括包。
绝对最大额定值
参数
供应
输入
产量
电压
电压
电压
民
- 0.5
- 0.5
- 0.5
最大
7.0
VDD+0.5
VDD+0.5
单位
V
V
V
推荐工作极限
参数
电源电压
输入电压
输出电压
目前每片
民
3.0
VSS
VSS
最大
5.5
VDD
VDD
100
单位
V
V
V
mA
操作上面这些绝对最大额定值或延长
期间高于推荐的工作限制可能
永久损坏设备的特点和可能影响
可靠性。
存储温度：
陶瓷的
塑料
工作温度：
商业级
0
工业级
-40
军工级
-55
70
85
125
摄氏度
摄氏度
摄氏度
-65
- 40
150
125
摄氏度
摄氏度
4
QQ：2880707522 复制
