CH7203
CHRONTEL
MPEG电视编码器，具有16位输入
特点
输出为NTSC ， PAL （B ，D ，G ， H， I）和PAL- 60
16位的YCrCb （4： 2：2）的输入格式
同时复合/ S-视频输出
三重9位视频DAC
27 MHz的DAC工作频率消除
需要1 /正弦（x）的校正滤波器
低抖动的锁相环电路进行操作
使用低成本14.31818 MHz的晶体
40.5或33.9 MHz的视频解码器的时钟输出
16.934和11.289兆赫音频解码器的时钟输出
13.5 MHz和27 MHz的视频像素时钟输出
优化的亮度和色度内部
滤波器用于NTSC和PAL制式
* HSYNC和VSYNC *产出
主模式运行
睡眠模式
CMOS技术的44引脚PLCC
5V单电源供电
描述
该CH7203视频编码器集成了双PLL时钟
发生器和数字NTSC / PAL视频编码器。通过
生成的MPEG所有必需的时钟信号
播放和转换数字视频输入，无论是
NTSC或PAL视频信号， CH7203是必不可少的
用于视频-CD的任何低成本的解决方案组件
播放机。
该CH7203双PLL时钟合成器产生的所有
从14.31818 MHz的时钟和定时信号
参考晶体（参见应用笔记19 “调整
时钟输出“为14.31818的选择和调整
MHz晶体） 。该CH7203产生40.5或33.9
MHz的视频解码器的时钟， 13.5 MHz和27 MHz的
视频的像素时钟，和一个16.934或11.289 MHz的音频
解码器的时钟。从PLL的时序信号被用来
以产生水平和垂直同步信号
这使工作在主机模式的CH7203 。
全数字视频编码器是引脚可编程
生成任一个525行的NTSC或625行的PAL
兼容的视频信号。它还具有一个逻辑
可选择的睡眠模式，断开器断开的同时
离开PLL的同时运行。
MOD 0
MOD 1
FS
RSEN *
CR S
VDD
AVDD
R SET
IREF
BL AN KING
H， V同步
GEN ERATO
Y
滤波器
M
U
X
9
DAC
Y
Y[7 :0],
C[7:0 ]
16
我NTE RFACE
。在线AR
INTE RP OLATO
Σ
U
滤波器
M
U
X
9
DAC
CVB S
H SYNC *
VSYNC *
S TAT ê
M ACHI NE
X
Σ
9
DAC
C
PC LK
2XPC LK
DC LK
1/ 2
PLL1
V
滤波器
M
U
X
X
S IN + COSINE
发电机
B LA NKIN摹
一个CLK
PLL2
OSC
COL R-B URST
CO NT RO L
XI
XO / FIN
GN
一个GN
图1 ：功能框图
201-0000-031 2.0版本， 99年6月2日
1
CHRONTEL
CH7203
2XPCLK
XO / FIN
AGND
ACLK
DCLK
41
AVDD
GND
6
5
4
3
2
1
44
43
42
CRSEN *
FS
MOD1
CRS
C[7]
C[6]
C[5]
C[4]
C[3]
C[2]
C[1]
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
40
39
38
37
36
GND
VDD
VDD
XI
PCLK
MOD0
VSYNC *
VDD
HSYNC *
GND
GND
Y
CVBS
C
AVDD
CHRONTEL
CH7203
35
34
33
32
31
30
29
图2 ： CH7203引脚排列图
2
AGND
RSET
C[0]
Y[7]
Y[6]
Y[5]
Y[4]
Y[3]
Y[2]
Y[1]
Y[0]
201-0000-031 2.0版本， 99年6月2日
CHRONTEL
表1.引脚说明
针
1
TYPE
OUT
S ymbol
ACLK
描述
CH7203
音频解码器时钟输出
16.934 MHz或11.289 MHz的时钟输出（由FS可选）为
MPEG音频解码器的操作。输出摆幅为5V 。
数字电源电压
这些引脚提供5V电源的数字部分
CH7203.
晶振输出或外部F
REF
输入
1
一14.31818兆赫（ ± 50 PPM ）并联谐振晶体可能是
附XO / FIN和十一之间。外部CMOS兼容
时钟可以连接的XO / FIN作为替代。
晶振输入
1
一14.31818兆赫（ ± 50 PPM ）并联谐振晶体应该是
附XI和XO / FIN之间。然而，如果外部CMOS
时钟被连接到XO / FIN ，席应连接到地。
模拟地
这些引脚提供的模拟部分的接地参考
该CH7203 。必须将这些引脚连接到系统
地防止闭锁。
模拟电源电压
这些引脚提供5V电源的模拟部分
CH7203.
CR选择启用。
内部上拉了起来。
CRSEN * = 0 ，铬， Cb的数据序列由CRS销指定。
CRSEN * = 1 ，铬， Cb的数据序列由CH7203的指定
内部缺省情况：水平数=偶数，数据是Cb的;
数据为Cr ，否则。 CRSEN * = 1时， CRS的状态被忽略。
SEE
图6
第7页。
频率选择。
内部上拉起来
FS = 1 （默认值） ，则DCLK = 40.5兆赫， ACLK = 16.934兆赫
FS = 0，则DCLK = 33.9兆赫， ACLK = 11.289兆赫
模式位1 -
内部上拉起来
该输入一起工作与MOD0输入到选择
NTSC ，PAL或休眠模式功能。请参阅
表3中， “视频
编码器模式“，第6页
了解详细信息。
CR选择。
当CRSEN * = 0 ， CRS指定重庆农商行数据序列。 CRS
是交流信号。 CRS = 1表示C [ 7：0]携带在Cr
数据。 C [ 7：0]携带的Cb的数据除外。看
图7
第8页。
视频输入
这些引脚接受的YCrCb的“重庆农商行”数据（4： 2：2）的数字
视频格式。可换股债券&铬的数据交替出现。顺序
所述Cb的，铬的数据或者由内部水平的预定义
计数器（甚至= Cb的，奇数= Cr）的或所指定的销的CRS （数据是
铬对CRS = 1和Cb ，否则。详情请参阅
中示出的时序图
图6
第7页。
的Cb &铬具有16-240的标称范围，以128等于零。
2, 36, 42
动力
VDD
3
In
XO / FIN
4
In
XI
5, 27
动力
AGND
6,29
动力
AVDD
7
In
CRSEN *
8
In
FS
9
In
MOD1
10
In
CRS
11 – 18
In
C[7:0]
注意：
1.
请参考晶振制造商的规格进行适当的负载电容。可选的可变调谐电容器
只需要当晶体振荡频率不能被控制到所需的精度。的电容值对调谐capac-
itor应该从晶体制造商处获得。欲了解更多信息，请副本
应用笔记AN- 19 ， “调整时钟
输出。
”
201-0000-031 2.0版本， 99年6月2日
3
CHRONTEL
表2.引脚说明（续）
针
19-26
TYPE
In
符号
Y[7:0]
描述
CH7203
视频输入
这些引脚接受的YCrCb的“Y”数据（4： 2：2）的数字视频
格式。详情请参考时序图
所示
图7
第8页上的y具有16-235标称范围。
参考电阻
A 360
电阻用短而宽的走线应附
之间的RSET和地面。没有任何其他的连接应
此引脚进行。
色度输出
A 75
终端电阻短走线应附
间C和接地，以获得最佳的性能。
复合输出
A 75
终端电阻短走线应附
之间CVBS和接地，以获得最佳的性能。
亮度输出
A 75
终端电阻短走线应附
与Y和地面，以获得最佳的性能。
数字地
这些引脚提供的数字部分的接地参考
该CH7203 。必须将这些引脚连接到系统
通过地面
独立
接地过孔。
水平同步输出
水平同步输出由CH7203的主机产生
模式的操作。 HSYNC *是一个5V输出一个低电平信号
摆动。对于更多的信息，请参考定时
在图中所示
图5
和
6
第7页。
垂直同步输出
垂直同步输出由CH7203的主机产生
模式的操作。 VSYNC *是一个5V输出一个低电平信号
摆动。对于更多的信息，请参考定时
在图中所示
图5
和
7
第7页和第8 。
模式位0
- 内部上拉起来
该输入一起工作与MOD1输入到选择
NTSC ，PAL或休眠模式功能。请参阅
表3中， “视频
编码器模式“，第6页
了解详细信息。
视频像素时钟输出
13.5MHz的时钟输出。输出摆幅为5V 。
MPEG解码器时钟输出
40.5 MHz或33.9 MHz的时钟输出（由FS可选） 。输出
秋千是5V 。
双像素时钟输出
27MHz时钟输出。输出摆幅为5V 。
28
In
RSET
30
OUT
C
31
OUT
CVBS
32
OUT
Y
33, 34, 40, 44
动力
GND
35
OUT
HSYNC *
37
OUT
VSYNC *
38
In
MOD0
39
41
OUT
OUT
PCLK
DCLK
43
OUT
2XPCLK
4
201-0000-031 2.0版本， 99年6月2日
CHRONTEL
CH7203
8
8
19-26
11 - 18
1
41
43
Y[7:0]
Y
C[7:0]
ACLK
DCLK
2XPCLK
PCLK
VSYNC *
HSYNC *
CRSEN
C
30
32
铁氧体磁珠
1
MPEG解码器
和
系统控制器
39
37
35
7
10
9
38
铁氧体磁珠
1
75
CRS
MOD1
MOD0
CVBS
31
铁氧体磁珠
1
75
28
RSET
27 pF的
2
3
14.318
兆赫
27 pF的
2
XO / FIN
8
360
4
XI
FS
跨接器
图3 ： CH7203接口图
注意：
1.
2.
请参考下面的可选择的输出滤波器图
这些电容的适当值取决于晶振制造商的规格。请参阅AN06的
计算的细节。
47 pF的
1.2uH
Y， C， CVBS
75
150 pF的
1.2uH
产量
270 pF的
图4 ：可选择的输出滤波器
201-0000-031 2.0版本， 99年6月2日
综合
连接器
CH7203
S-视频
连接器
75
5
CH7203
CHRONTEL
MPEG电视编码器，具有16位输入
特点
输出为NTSC ， PAL （B ，D ，G ， H， I）和PAL- 60
16位的YCrCb （4： 2：2）的输入格式
同时复合/ S-视频输出
三重9位视频DAC
27 MHz的DAC工作频率消除
需要1 /正弦（x）的校正滤波器
低抖动的锁相环电路进行操作
使用低成本14.31818 MHz的晶体
40.5或33.9 MHz的视频解码器的时钟输出
16.934和11.289兆赫音频解码器的时钟输出
13.5 MHz和27 MHz的视频像素时钟输出
优化的亮度和色度内部
滤波器用于NTSC和PAL制式
* HSYNC和VSYNC *产出
主模式运行
睡眠模式
CMOS技术的44引脚PLCC
5V单电源供电
描述
该CH7203视频编码器集成了双PLL时钟
发生器和数字NTSC / PAL视频编码器。通过
生成的MPEG所有必需的时钟信号
播放和转换数字视频输入，无论是
NTSC或PAL视频信号， CH7203是必不可少的
用于视频-CD的任何低成本的解决方案组件
播放机。
该CH7203双PLL时钟合成器产生的所有
从14.31818 MHz的时钟和定时信号
参考晶体（参见应用笔记19 “调整
时钟输出“为14.31818的选择和调整
MHz晶体） 。该CH7203产生40.5或33.9
MHz的视频解码器的时钟， 13.5 MHz和27 MHz的
视频的像素时钟，和一个16.934或11.289 MHz的音频
解码器的时钟。从PLL的时序信号被用来
以产生水平和垂直同步信号
这使工作在主机模式的CH7203 。
全数字视频编码器是引脚可编程
生成任一个525行的NTSC或625行的PAL
兼容的视频信号。它还具有一个逻辑
可选择的睡眠模式，断开器断开的同时
离开PLL的同时运行。
MOD 0
MOD 1
FS
RSEN *
CR S
VDD
AVDD
R SET
IREF
BL AN KING
H， V同步
GEN ERATO
Y
滤波器
M
U
X
9
DAC
Y
Y[7 :0],
C[7:0 ]
16
我NTE RFACE
。在线AR
INTE RP OLATO
Σ
U
滤波器
M
U
X
9
DAC
CVB S
H SYNC *
VSYNC *
S TAT ê
M ACHI NE
X
Σ
9
DAC
C
PC LK
2XPC LK
DC LK
1/ 2
PLL1
V
滤波器
M
U
X
X
S IN + COSINE
发电机
B LA NKIN摹
一个CLK
PLL2
OSC
COL R-B URST
CO NT RO L
XI
XO / FIN
GN
一个GN
图1 ：功能框图
201-0000-031 2.0版本， 99年6月2日
1
CHRONTEL
CH7203
2XPCLK
XO / FIN
AGND
ACLK
DCLK
41
AVDD
GND
6
5
4
3
2
1
44
43
42
CRSEN *
FS
MOD1
CRS
C[7]
C[6]
C[5]
C[4]
C[3]
C[2]
C[1]
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
40
39
38
37
36
GND
VDD
VDD
XI
PCLK
MOD0
VSYNC *
VDD
HSYNC *
GND
GND
Y
CVBS
C
AVDD
CHRONTEL
CH7203
35
34
33
32
31
30
29
图2 ： CH7203引脚排列图
2
AGND
RSET
C[0]
Y[7]
Y[6]
Y[5]
Y[4]
Y[3]
Y[2]
Y[1]
Y[0]
201-0000-031 2.0版本， 99年6月2日
CHRONTEL
表1.引脚说明
针
1
TYPE
OUT
S ymbol
ACLK
描述
CH7203
音频解码器时钟输出
16.934 MHz或11.289 MHz的时钟输出（由FS可选）为
MPEG音频解码器的操作。输出摆幅为5V 。
数字电源电压
这些引脚提供5V电源的数字部分
CH7203.
晶振输出或外部F
REF
输入
1
一14.31818兆赫（ ± 50 PPM ）并联谐振晶体可能是
附XO / FIN和十一之间。外部CMOS兼容
时钟可以连接的XO / FIN作为替代。
晶振输入
1
一14.31818兆赫（ ± 50 PPM ）并联谐振晶体应该是
附XI和XO / FIN之间。然而，如果外部CMOS
时钟被连接到XO / FIN ，席应连接到地。
模拟地
这些引脚提供的模拟部分的接地参考
该CH7203 。必须将这些引脚连接到系统
地防止闭锁。
模拟电源电压
这些引脚提供5V电源的模拟部分
CH7203.
CR选择启用。
内部上拉了起来。
CRSEN * = 0 ，铬， Cb的数据序列由CRS销指定。
CRSEN * = 1 ，铬， Cb的数据序列由CH7203的指定
内部缺省情况：水平数=偶数，数据是Cb的;
数据为Cr ，否则。 CRSEN * = 1时， CRS的状态被忽略。
SEE
图6
第7页。
频率选择。
内部上拉起来
FS = 1 （默认值） ，则DCLK = 40.5兆赫， ACLK = 16.934兆赫
FS = 0，则DCLK = 33.9兆赫， ACLK = 11.289兆赫
模式位1 -
内部上拉起来
该输入一起工作与MOD0输入到选择
NTSC ，PAL或休眠模式功能。请参阅
表3中， “视频
编码器模式“，第6页
了解详细信息。
CR选择。
当CRSEN * = 0 ， CRS指定重庆农商行数据序列。 CRS
是交流信号。 CRS = 1表示C [ 7：0]携带在Cr
数据。 C [ 7：0]携带的Cb的数据除外。看
图7
第8页。
视频输入
这些引脚接受的YCrCb的“重庆农商行”数据（4： 2：2）的数字
视频格式。可换股债券&铬的数据交替出现。顺序
所述Cb的，铬的数据或者由内部水平的预定义
计数器（甚至= Cb的，奇数= Cr）的或所指定的销的CRS （数据是
铬对CRS = 1和Cb ，否则。详情请参阅
中示出的时序图
图6
第7页。
的Cb &铬具有16-240的标称范围，以128等于零。
2, 36, 42
动力
VDD
3
In
XO / FIN
4
In
XI
5, 27
动力
AGND
6,29
动力
AVDD
7
In
CRSEN *
8
In
FS
9
In
MOD1
10
In
CRS
11 – 18
In
C[7:0]
注意：
1.
请参考晶振制造商的规格进行适当的负载电容。可选的可变调谐电容器
只需要当晶体振荡频率不能被控制到所需的精度。的电容值对调谐capac-
itor应该从晶体制造商处获得。欲了解更多信息，请副本
应用笔记AN- 19 ， “调整时钟
输出。
”
201-0000-031 2.0版本， 99年6月2日
3
CHRONTEL
表2.引脚说明（续）
针
19-26
TYPE
In
符号
Y[7:0]
描述
CH7203
视频输入
这些引脚接受的YCrCb的“Y”数据（4： 2：2）的数字视频
格式。详情请参考时序图
所示
图7
第8页上的y具有16-235标称范围。
参考电阻
A 360
电阻用短而宽的走线应附
之间的RSET和地面。没有任何其他的连接应
此引脚进行。
色度输出
A 75
终端电阻短走线应附
间C和接地，以获得最佳的性能。
复合输出
A 75
终端电阻短走线应附
之间CVBS和接地，以获得最佳的性能。
亮度输出
A 75
终端电阻短走线应附
与Y和地面，以获得最佳的性能。
数字地
这些引脚提供的数字部分的接地参考
该CH7203 。必须将这些引脚连接到系统
通过地面
独立
接地过孔。
水平同步输出
水平同步输出由CH7203的主机产生
模式的操作。 HSYNC *是一个5V输出一个低电平信号
摆动。对于更多的信息，请参考定时
在图中所示
图5
和
6
第7页。
垂直同步输出
垂直同步输出由CH7203的主机产生
模式的操作。 VSYNC *是一个5V输出一个低电平信号
摆动。对于更多的信息，请参考定时
在图中所示
图5
和
7
第7页和第8 。
模式位0
- 内部上拉起来
该输入一起工作与MOD1输入到选择
NTSC ，PAL或休眠模式功能。请参阅
表3中， “视频
编码器模式“，第6页
了解详细信息。
视频像素时钟输出
13.5MHz的时钟输出。输出摆幅为5V 。
MPEG解码器时钟输出
40.5 MHz或33.9 MHz的时钟输出（由FS可选） 。输出
秋千是5V 。
双像素时钟输出
27MHz时钟输出。输出摆幅为5V 。
28
In
RSET
30
OUT
C
31
OUT
CVBS
32
OUT
Y
33, 34, 40, 44
动力
GND
35
OUT
HSYNC *
37
OUT
VSYNC *
38
In
MOD0
39
41
OUT
OUT
PCLK
DCLK
43
OUT
2XPCLK
4
201-0000-031 2.0版本， 99年6月2日
CHRONTEL
CH7203
8
8
19-26
11 - 18
1
41
43
Y[7:0]
Y
C[7:0]
ACLK
DCLK
2XPCLK
PCLK
VSYNC *
HSYNC *
CRSEN
C
30
32
铁氧体磁珠
1
MPEG解码器
和
系统控制器
39
37
35
7
10
9
38
铁氧体磁珠
1
75
CRS
MOD1
MOD0
CVBS
31
铁氧体磁珠
1
75
28
RSET
27 pF的
2
3
14.318
兆赫
27 pF的
2
XO / FIN
8
360
4
XI
FS
跨接器
图3 ： CH7203接口图
注意：
1.
2.
请参考下面的可选择的输出滤波器图
这些电容的适当值取决于晶振制造商的规格。请参阅AN06的
计算的细节。
47 pF的
1.2uH
Y， C， CVBS
75
150 pF的
1.2uH
产量
270 pF的
图4 ：可选择的输出滤波器
201-0000-031 2.0版本， 99年6月2日
综合
连接器
CH7203
S-视频
连接器
75
5
QQ：2881677436 复制
