【CH7013BCHRONTELCHRONTELCHRONTELCHRONTEL数码电脑电视编码器1.】,IC型号CH7013B-DF,CH7013B-DF PDF资料,CH7013B-DF经销商,ic,电子元器件-51电子网

CH7013B

CHRONTEL

数码电脑电视编码器

1. F

EATURES

通用数字接口接收的YCrCb （ CCIR601

或656 ）或RGB （15， 16或24位）视频中的两个数据

非隔行扫描和隔行扫描格式

真正的大规模渲染引擎支持欠

各种图形分辨率运营

增强的文本锐利度和适应性闪烁去除

多达5行的滤波

增强的点蠕动控制和面积减少

完全通过串口编程

支持NTSC ， NTSC -J ， PAL和（B ，D ，G ， H， I，M

和N ）电视格式

提供复合，S -Video和SCART输出

自动检测电视存在

支持VBI直通

可编程电源管理

9位视频DAC输出

完整的Windows和DOS驱动程序软件

提供的48引脚LQFP

2. G

ENERAL

ESCRIPTION

Chrontel公司的CH7013B数字PC到TV编码器是一个待机动

单独的集成电路提供电视的强大的解决方案

输出。它提供了一个通用的数字输入端口，以接受一

从兼容VGA控制器的像素数据流（或

当量）并直接将其转换成NTSC或PAL

电视制式。

该器件集成了一个数字NTSC / PAL编码器9-

位DAC接口，自适应闪烁滤波器和一个高

精度低抖动锁相环创造卓越

质量的视频。通过它的真正规模缩放和脱离

闪烁引擎， CH7013B支持完整的垂直和

水平欠能力和工作在5个不同

决议包括640×480 800×600和。

随着完全可编程的通用数字接口

使CH7013B理想的系统级PC解决方案。所有

特点是通过串口软件编程

使用电视机作为主要实现完整的PC解决方案

显示。

LINE

内存

YUV - RGB转换器

RGB- YUV

变流器

数字

D[15:0]

像素数据

输入

接口

真正规模

标度&闪烁削减

发动机

NTSC / PAL

编码器

＆放大器;过滤器

/ R

三重

DAC

C / G

CVBS / B

系统时钟

RSET

串行控制

块

PLL

时序&同步信号发生器

时钟

数据

ADDR

XCLK

XI XO / FIN CSYNC P- OUT BCO

图1 ：功能框图

201-0000-069

1.2修订版， 2004年9月1日

CHRONTEL

3. P

ESCRIPTIONS

3.1包图

CH7013B

P- OUT

DGND

AGND

DVDD

XCLK

BCO

D[2]

D[1]

D[0]

D[3]

D[4]

D[5]

D[6]

DVDD

D[7]

D[8]

DGND

D[9]

D[10]

D[11]

XO / FIN

AVDD

DVDD

ADDR

DGND

时钟

数据

VDD

RSET

GND

CHRONTEL

CH7013B

CVBS

GND

D[12]

D[13]

D[14]

D[15]

CSYNC

DVDD

图2 ：采用48引脚LQFP （采用7mm x 7mm ）

DGND

201-0000-069

修订版1.2 ，

9/1/2004

CHRONTEL

3.2引脚说明

表1.引脚说明

48-Pin

LQFP

17-14, 11-9,

7-6, 4-1,

48-46

CH7013B

TYPE

符号

D15-D0

描述

数字像素输入

这些管脚接受任一8,12 ，或16位的多路复用数字象素数据流

或16位非复用格式，通过输入模式设置来确定（见

寄存器和编程

部分）。输入D0 - D7在8操作系统时使用

位复用模式。输入端D 0 - 在12位模式下运行时， D11被使用。

输入端D 0 - 在16位模式下运行时的D15被使用。的数据结构和

每种模式时序在数字输入端口的部分进行了说明。

像素时钟输出

该CH7013B ，在主模式下运行，提供了一个像素的数据时钟信号

VGA控制器。该引脚提供像素时钟输出信号（可调整为X，

2X或3X）到VGA控制器（请参阅上节

数字视频接口

和

寄存器和编程

有关详细信息）。该引脚上的容性负载

应保持在最低限度。

像素时钟输入

在一个纯粹主模式下操作时，P- OUT信号应连接到所述

XCLK输入引脚。在伪主模式下操作时，P- OUT时钟被用作

一个基准频率，并锁定到这个输出（信号在1X， 1 / 2X，或1 / 3X的

P- OUT频率）被输入到XCLK引脚。在从模式下运行，

CH7013B接受外部像素时钟输入该引脚。电容性负载

该引脚上应保持在最低限度。

垂直同步输入/输出

该管脚接受来自VGA控制器的垂直同步信号，或输出一

垂直同步到VGA控制器。这个引脚上的容性负载应保持

到最低限度。

水平同步输入/输出

该管脚接受来自VGA控制器的水平同步信号，或输出一

水平同步的VGA控制器。这个引脚上的容性负载应为

保持在最低限度。

缓冲时钟输出

该引脚提供14.31818 MHz晶振输入频率的缓冲输出

其他设备和在任何时间（包括断电）保持有效。输出

也可以选择为其他的频率（见

寄存器和编程）。

晶振输入

并联谐振14.31818兆赫（ ± 50 PPM ）的晶体应附

之间XI和XO / FIN 。然而，如果外部CMOS时钟被连接到

XO / FIN ，席应接地。

晶振输出或外部FREF

一14.31818兆赫（ ± 50 PPM ）的晶体可以附XO / FIN和十一之间。一

外部CMOS兼容时钟可以连接的XO / FIN作为替代。

参考电阻

A 300

电阻用短而宽的走线应RSET和之间的连接

地面上。没有任何其他的连接应使该引脚。

亮度输出

A 75

终端电阻短走线Y和之间的连接

接地，以获得最佳的性能。

在比SCART其他正常的操作模式，

该引脚输出亮度的视频信号。在SCART模式下，该引脚输出红色

信号。

色度输出

A 75

终端电阻短走线C和之间的连接

接地，以获得最佳的性能。

在比SCART其他正常的操作模式，

该引脚输出色度视频信号。在SCART模式下，该引脚输出

绿色信号。

OUT

P- OUT

XCLK

IN / OUT

OUT

BCO

XO / FIN

RSET

OUT

/ R

OUT

C / G

201-0000-069

修订版1.2 ，

9/1/2004

CHRONTEL

表1.引脚说明

48-Pin

LQFP

CH7013B

符号

CVBS / B

TYPE

OUT

描述

复合视频输出

A 75

终端电阻短走线应CVBS之间的连接

和研磨，以获得最佳的性能。在比其他正常工作模式

SCART ，该引脚输出的复合视频信号。在SCART模式下，该引脚

输出蓝信号。

复合同步输出

A 75

终端电阻短走线应CSYNC之间的连接

和研磨，以获得最佳的性能。在SCART模式下，该引脚输出

复合同步信号。

串行数据（外接上拉必填）

该引脚用作串行接口的串行数据引脚（见

串行

港口经营

一节）。

串行时钟（内部上拉）

该引脚用作串行接口的串行时钟引脚（见

串行

港口经营

一节）。

串行地址选择（内部上拉）

该引脚为串行地址选择销，其对应于位1和0的

串行设备的地址，创建一个串行端口地址选择如下：

ADDR

串行地址选择

111 0101 = 75h = 117

111 0110 = 76h = 118

注：串行端口地址不与器件地址字节混淆。

设备地址字节由8个比特，而不是7位，其中前7个

位是串行端口地址和最后位是读/写位。请参阅

AN47的细节。

模拟地

这些引脚提供用于CH7013B的模拟部分的接地参考，

并且必须被连接到系统接地，以防止闩锁效应。参阅

应用信息

部分在适当的电源去耦的信息。

模拟电源电压

这些引脚提供+ 3.3V电源CH7013B的模拟部分。

DAC电源

这些引脚提供+ 3.3V电源，以CH7013B的内部DAC的。

DAC地面

这些引脚为CH7013B内部的DAC的参考地。为

上适当的电源去耦的信息，请参阅应用

信息部分。

数字电源电压

这些引脚提供+ 3.3V电源，以CH7013B的数字部分。

数字地

这些引脚为CH7013B的数字部分的接地参考，并

必须连接到系统接地，以防止闩锁效应。

OUT

CSYNC

IN / OUT

数据

/ SD

时钟

/ SL

ADDR

动力

AGND

20, 26

动力

AVDD

VDD

GND

5, 18,

33, 42

8, 20,

31, 40

动力

DVDD

DGND

201-0000-069

修订版1.2 ，

9/1/2004

CHRONTEL

4. D

IGITAL

IDEO

覆盖整个院落

CH7013B

该CH7013B数字视频接口提供了一种计算机图形控制器之间的柔性数字接口

和TV编码器集成电路，形成了理想的质量/成本结构用于进行电视输出功能。这

数字接口包括多达16个数据信号和图4的控制信号，所有这些都需要可编程的

通过CH7013B控制寄存器进行设置。该接口可被配置为如图8所示， 12位或16位的输入中的操作

在解复用模式或者多路模式或16位的输入操作。它也将接受的YCrCb或RGB

（15， 16或24位）的数据格式，可以接受非隔行扫描和隔行扫描的数据格式。的总结

输入数据格式的模式如下：

表2.输入数据格式

公共汽车

宽度

传输模式

色彩空间和深度

格式参考

16-bit

15-bit

16-bit

8-bit

12-bit

16-bit

非复用的

2X-multiplexed

3X-multiplexed

2X-multiplexed

RGB 16位

RGB 15位

的YCrCb （24位）的

RGB 15位

RGB 16位

RGB 24位

的YCrCb （24位）的

RGB 24

RGB 24 （ 32 ）

5-6-5每个字

5-5-5每个字

CbY0 ， CRY1 ... （ CCIR656风格）

5-5-5过两个字节

5-6-5过两个字节

8-8-8过三个字节

CB， Y0 ，铬， Y1 ，（ CCIR656风格）

8-8-8过两个字 - 'C'版

8-8-8过两个词 - “我”的版本

8-8,8X了两句话

用于锁存并处理输入像素数据的时钟和定时信号是依赖于时钟模式。

该CH7013B可在任一主操作（在CH7013B产生一个或者返回一个像素频率

相位对齐像素时钟或直接用于锁存数据），或从模式（图形芯片产生的像素时钟）。

像素时钟频率将根据活动图像的大小（例如， 640×480或800×600）改变，所需要的

输出格式（NTSC或PAL ）和缩放所需的量。像素时钟可以要求为1X，2X ，或

3倍的像素数据速率（需100MHz的频率限制）。在1X像素时钟的情况中CH7013B将

自动使用两个时钟沿，如果一个复用的数据格式被选择。

同步信号：

水平和垂直同步信号将通常由VGA控制器被提供，但也可以是

选择要由CH7013B产生。在CCIR656风格的输入（ IDF = 1或9 ），嵌入式可同步的情况下，

也可以使用。（在每种情况下，水平同步信号的周期应等于像素时钟的持续时间，时间

的第一个值（总像素/行x行总数/帧）的（显示模式寄存器00H的列

描述）。水平同步的前缘被用来确定每行的开始。垂直同步

信号必须能够在被设置为所述第二值：将（总像素/行×总线/帧）柱

表

17).

主时钟模式：

该CH7013B产生时钟信号（输出的P- OUT引脚），其将被使用的

VGA控制器作为频率基准。 VGA控制器然后将生成的时钟信号，该信号将被输入

通过XCLK输入。这个呼入信号将被用于锁存（用和解复用，如果需要的话）的输入数据。该

XCLK输入时钟速率必须与输入数据速率相匹配，以及P- OUT时钟，还可以要求为1X，2X或3X

象素的数据速率。作为一种替代方法中，P- OUT时钟信号也可以用作输入时钟信号（接

直接向XCLK输入）来锁存输入数据。如果此模式的情况下，输入的数据必须满足设置和

保持时间相对于该XCLK输入（与仅内部调整为XCLK的极性）。

从时钟模式：

VGA控制器将产生一个时钟，该时钟将被输入到该XCLK销（没有时钟信号

将在P- OUT引脚输出）。这个信号必须与输入数据速率相匹配，必须发生在1X，2X或3X像素

数据速率，并且将用来锁存（和去复用（如果需要））接收的数据。另外，在图形芯片发送

返回到TV编码器的水平和垂直定时信号和像素数据，其每一个必须满足的

指定的建立和保持时间相对于所述像素时钟。

201-0000-069

修订版1.2 ，

9/1/2004

CH7013B

CHRONTEL

数码电脑电视编码器

1. F

EATURES

通用数字接口接收的YCrCb （ CCIR601

或656 ）或RGB （15， 16或24位）视频中的两个数据

非隔行扫描和隔行扫描格式

真正的大规模渲染引擎支持欠

各种图形分辨率运营

增强的文本锐利度和适应性闪烁去除

多达5行的滤波

增强的点蠕动控制和面积减少

完全通过串口编程

支持NTSC ， NTSC -J ， PAL和（B ，D ，G ， H， I，M

和N ）电视格式

提供复合，S -Video和SCART输出

自动检测电视存在

支持VBI直通

可编程电源管理

9位视频DAC输出

完整的Windows和DOS驱动程序软件

提供的48引脚LQFP

2. G

ENERAL

ESCRIPTION

Chrontel公司的CH7013B数字PC到TV编码器是一个待机动

单独的集成电路提供电视的强大的解决方案

输出。它提供了一个通用的数字输入端口，以接受一

从兼容VGA控制器的像素数据流（或

当量）并直接将其转换成NTSC或PAL

电视制式。

该器件集成了一个数字NTSC / PAL编码器9-

位DAC接口，自适应闪烁滤波器和一个高

精度低抖动锁相环创造卓越

质量的视频。通过它的真正规模缩放和脱离

闪烁引擎， CH7013B支持完整的垂直和

水平欠能力和工作在5个不同

决议包括640×480 800×600和。

随着完全可编程的通用数字接口

使CH7013B理想的系统级PC解决方案。所有

特点是通过串口软件编程

使用电视机作为主要实现完整的PC解决方案

显示。

LINE

内存

YUV - RGB转换器

RGB- YUV

变流器

数字

D[15:0]

像素数据

输入

接口

真正规模

标度&闪烁削减

发动机

NTSC / PAL

编码器

＆放大器;过滤器

/ R

三重

DAC

C / G

CVBS / B

系统时钟

RSET

串行控制

块

PLL

时序&同步信号发生器

时钟

数据

ADDR

XCLK

XI XO / FIN CSYNC P- OUT BCO

图1 ：功能框图

201-0000-069

1.2修订版， 2004年9月1日

CHRONTEL

3. P

ESCRIPTIONS

3.1包图

CH7013B

P- OUT

DGND

AGND

DVDD

XCLK

BCO

D[2]

D[1]

D[0]

D[3]

D[4]

D[5]

D[6]

DVDD

D[7]

D[8]

DGND

D[9]

D[10]

D[11]

XO / FIN

AVDD

DVDD

ADDR

DGND

时钟

数据

VDD

RSET

GND

CHRONTEL

CH7013B

CVBS

GND

D[12]

D[13]

D[14]

D[15]

CSYNC

DVDD

图2 ：采用48引脚LQFP （采用7mm x 7mm ）

DGND

201-0000-069

修订版1.2 ，

9/1/2004

CHRONTEL

3.2引脚说明

表1.引脚说明

48-Pin

LQFP

17-14, 11-9,

7-6, 4-1,

48-46

CH7013B

TYPE

符号

D15-D0

描述

数字像素输入

这些管脚接受任一8,12 ，或16位的多路复用数字象素数据流

或16位非复用格式，通过输入模式设置来确定（见

寄存器和编程

部分）。输入D0 - D7在8操作系统时使用

位复用模式。输入端D 0 - 在12位模式下运行时， D11被使用。

输入端D 0 - 在16位模式下运行时的D15被使用。的数据结构和

每种模式时序在数字输入端口的部分进行了说明。

像素时钟输出

该CH7013B ，在主模式下运行，提供了一个像素的数据时钟信号

VGA控制器。该引脚提供像素时钟输出信号（可调整为X，

2X或3X）到VGA控制器（请参阅上节

数字视频接口

和

寄存器和编程

有关详细信息）。该引脚上的容性负载

应保持在最低限度。

像素时钟输入

在一个纯粹主模式下操作时，P- OUT信号应连接到所述

XCLK输入引脚。在伪主模式下操作时，P- OUT时钟被用作

一个基准频率，并锁定到这个输出（信号在1X， 1 / 2X，或1 / 3X的

P- OUT频率）被输入到XCLK引脚。在从模式下运行，

CH7013B接受外部像素时钟输入该引脚。电容性负载

该引脚上应保持在最低限度。

垂直同步输入/输出

该管脚接受来自VGA控制器的垂直同步信号，或输出一

垂直同步到VGA控制器。这个引脚上的容性负载应保持

到最低限度。

水平同步输入/输出

该管脚接受来自VGA控制器的水平同步信号，或输出一

水平同步的VGA控制器。这个引脚上的容性负载应为

保持在最低限度。

缓冲时钟输出

该引脚提供14.31818 MHz晶振输入频率的缓冲输出

其他设备和在任何时间（包括断电）保持有效。输出

也可以选择为其他的频率（见

寄存器和编程）。

晶振输入

并联谐振14.31818兆赫（ ± 50 PPM ）的晶体应附

之间XI和XO / FIN 。然而，如果外部CMOS时钟被连接到

XO / FIN ，席应接地。

晶振输出或外部FREF

一14.31818兆赫（ ± 50 PPM ）的晶体可以附XO / FIN和十一之间。一

外部CMOS兼容时钟可以连接的XO / FIN作为替代。

参考电阻

A 300

电阻用短而宽的走线应RSET和之间的连接

地面上。没有任何其他的连接应使该引脚。

亮度输出

A 75

终端电阻短走线Y和之间的连接

接地，以获得最佳的性能。

在比SCART其他正常的操作模式，

该引脚输出亮度的视频信号。在SCART模式下，该引脚输出红色

信号。

色度输出

A 75

终端电阻短走线C和之间的连接

接地，以获得最佳的性能。

在比SCART其他正常的操作模式，

该引脚输出色度视频信号。在SCART模式下，该引脚输出

绿色信号。

OUT

P- OUT

XCLK

IN / OUT

OUT

BCO

XO / FIN

RSET

OUT

/ R

OUT

C / G

201-0000-069

修订版1.2 ，

9/1/2004

CHRONTEL

表1.引脚说明

48-Pin

LQFP

CH7013B

符号

CVBS / B

TYPE

OUT

描述

复合视频输出

A 75

终端电阻短走线应CVBS之间的连接

和研磨，以获得最佳的性能。在比其他正常工作模式

SCART ，该引脚输出的复合视频信号。在SCART模式下，该引脚

输出蓝信号。

复合同步输出

A 75

终端电阻短走线应CSYNC之间的连接

和研磨，以获得最佳的性能。在SCART模式下，该引脚输出

复合同步信号。

串行数据（外接上拉必填）

该引脚用作串行接口的串行数据引脚（见

串行

港口经营

一节）。

串行时钟（内部上拉）

该引脚用作串行接口的串行时钟引脚（见

串行

港口经营

一节）。

串行地址选择（内部上拉）

该引脚为串行地址选择销，其对应于位1和0的

串行设备的地址，创建一个串行端口地址选择如下：

ADDR

串行地址选择

111 0101 = 75h = 117

111 0110 = 76h = 118

注：串行端口地址不与器件地址字节混淆。

设备地址字节由8个比特，而不是7位，其中前7个

位是串行端口地址和最后位是读/写位。请参阅

AN47的细节。

模拟地

这些引脚提供用于CH7013B的模拟部分的接地参考，

并且必须被连接到系统接地，以防止闩锁效应。参阅

应用信息

部分在适当的电源去耦的信息。

模拟电源电压

这些引脚提供+ 3.3V电源CH7013B的模拟部分。

DAC电源

这些引脚提供+ 3.3V电源，以CH7013B的内部DAC的。

DAC地面

这些引脚为CH7013B内部的DAC的参考地。为

上适当的电源去耦的信息，请参阅应用

信息部分。

数字电源电压

这些引脚提供+ 3.3V电源，以CH7013B的数字部分。

数字地

这些引脚为CH7013B的数字部分的接地参考，并

必须连接到系统接地，以防止闩锁效应。

OUT

CSYNC

IN / OUT

数据

/ SD

时钟

/ SL

ADDR

动力

AGND

20, 26

动力

AVDD

VDD

GND

5, 18,

33, 42

8, 20,

31, 40

动力

DVDD

DGND

201-0000-069

修订版1.2 ，

9/1/2004

CHRONTEL

4. D

IGITAL

IDEO

覆盖整个院落

CH7013B

该CH7013B数字视频接口提供了一种计算机图形控制器之间的柔性数字接口

和TV编码器集成电路，形成了理想的质量/成本结构用于进行电视输出功能。这

数字接口包括多达16个数据信号和图4的控制信号，所有这些都需要可编程的

通过CH7013B控制寄存器进行设置。该接口可被配置为如图8所示， 12位或16位的输入中的操作

在解复用模式或者多路模式或16位的输入操作。它也将接受的YCrCb或RGB

（15， 16或24位）的数据格式，可以接受非隔行扫描和隔行扫描的数据格式。的总结

输入数据格式的模式如下：

表2.输入数据格式

公共汽车

宽度

传输模式

色彩空间和深度

格式参考

16-bit

15-bit

16-bit

8-bit

12-bit

16-bit

非复用的

2X-multiplexed

3X-multiplexed

2X-multiplexed

RGB 16位

RGB 15位

的YCrCb （24位）的

RGB 15位

RGB 16位

RGB 24位

的YCrCb （24位）的

RGB 24

RGB 24 （ 32 ）

5-6-5每个字

5-5-5每个字

CbY0 ， CRY1 ... （ CCIR656风格）

5-5-5过两个字节

5-6-5过两个字节

8-8-8过三个字节

CB， Y0 ，铬， Y1 ，（ CCIR656风格）

8-8-8过两个字 - 'C'版

8-8-8过两个词 - “我”的版本

8-8,8X了两句话

用于锁存并处理输入像素数据的时钟和定时信号是依赖于时钟模式。

该CH7013B可在任一主操作（在CH7013B产生一个或者返回一个像素频率

相位对齐像素时钟或直接用于锁存数据），或从模式（图形芯片产生的像素时钟）。

像素时钟频率将根据活动图像的大小（例如， 640×480或800×600）改变，所需要的

输出格式（NTSC或PAL ）和缩放所需的量。像素时钟可以要求为1X，2X ，或

3倍的像素数据速率（需100MHz的频率限制）。在1X像素时钟的情况中CH7013B将

自动使用两个时钟沿，如果一个复用的数据格式被选择。

同步信号：

水平和垂直同步信号将通常由VGA控制器被提供，但也可以是

选择要由CH7013B产生。在CCIR656风格的输入（ IDF = 1或9 ），嵌入式可同步的情况下，

也可以使用。（在每种情况下，水平同步信号的周期应等于像素时钟的持续时间，时间

的第一个值（总像素/行x行总数/帧）的（显示模式寄存器00H的列

描述）。水平同步的前缘被用来确定每行的开始。垂直同步

信号必须能够在被设置为所述第二值：将（总像素/行×总线/帧）柱

表

17).

主时钟模式：

该CH7013B产生时钟信号（输出的P- OUT引脚），其将被使用的

VGA控制器作为频率基准。 VGA控制器然后将生成的时钟信号，该信号将被输入

通过XCLK输入。这个呼入信号将被用于锁存（用和解复用，如果需要的话）的输入数据。该

XCLK输入时钟速率必须与输入数据速率相匹配，以及P- OUT时钟，还可以要求为1X，2X或3X

象素的数据速率。作为一种替代方法中，P- OUT时钟信号也可以用作输入时钟信号（接

直接向XCLK输入）来锁存输入数据。如果此模式的情况下，输入的数据必须满足设置和

保持时间相对于该XCLK输入（与仅内部调整为XCLK的极性）。

从时钟模式：

VGA控制器将产生一个时钟，该时钟将被输入到该XCLK销（没有时钟信号

将在P- OUT引脚输出）。这个信号必须与输入数据速率相匹配，必须发生在1X，2X或3X像素

数据速率，并且将用来锁存（和去复用（如果需要））接收的数据。另外，在图形芯片发送

返回到TV编码器的水平和垂直定时信号和像素数据，其每一个必须满足的

指定的建立和保持时间相对于所述像素时钟。

201-0000-069

修订版1.2 ，

9/1/2004