CGS74C2525
CGS74CT2525
CGS74C2526
CGS74CT2526
1至8最小偏移的时钟驱动器
1995年9月
CGS74C2525
CGS74CT2525
CGS74C2526
CGS74CT2526
1至8最小偏移的时钟驱动器
在CGS 'C CT2525是用最少的偏移时钟驱动器
一个输入驱动八个输出专门为显设计
最终生成和时钟分配的应用程序的“ 2525
被设计成分配单个时钟8个独立的
接收器与时同时在所有输出低偏移
t
PLH
和T
PHL
转换的' 2526是类似于“ 2525
但包含了多路时钟输入,以便系统
具有双时钟速度或系统中一个单独的测试
时钟已实施
特点
Y
Y
Y
Y
Y
Y
Y
Y
Y
这些CGS器件实现了国家的事实
TM
家庭
理想的信号生成和时钟分配
保证引脚对引脚及部分部分歪斜
多路时钟输入(' 2526 )
保证2千伏最低的ESD保护
24毫安对我对称的输出电流驱动
OL
I
OH
“ CT与TTL兼容的输入
这些产品是相同的74AC ACT2525和
2526
作为军用航空版本
54AC ACT2525
54AC ACT2526
逻辑符号
’2525
连接图
引脚分配
对于DIP和SOIC
’2525
TL F 10684 - 1
’2526
TL F 10684 - 3
’2526
TL F 10684 - 2
TL F 10684 - 4
TRI- STATE是美国国家半导体公司的注册商标。
FACT
TM
是美国国家半导体公司的商标。
C
1996年美国国家半导体公司
TL F 10684
RRD - B30M106印制在U S A
HTTP
WWW国家COM
功能说明
在多路时钟器件的SEL引脚用于
确定哪些CLKN输入会对活性作用
该电路当SEL的输出
e
1 CLK1输入
选择当SEL
e
0的CLK0输入被选择
非选择CLKN输入将不会对任何影响
该电路的输出引脚充当的逻辑输出电平
单一的实体,将按照CLK的状态或
CLK1 CLK0引脚时,无论是复用( ' 2526 )或
直(' 2525 )时钟分配芯片被选中
引脚说明
引脚名称
CLK
CLK0 CLK1
O
0
–O
7
SEL
描述
时钟输入(' 2525 )
时钟输入(' 2526 )
输出
时钟选择( ' 2526 )
真值表
’2525
输入
CLK
L
H
输出
O
0
–O
7
L
H
’2526
输入
CLK0
L
H
X
X
CLK1
X
X
L
H
SEL
L
L
H
H
输出
O
0
– O
7
L
H
L
H
L
e
低电压电平
H
e
高电压电平
X
e
非物质
’2525
’2526
TL F 10684 -7
TL F 10684 - 8
HTTP
WWW国家COM
2