CDP1872C,
CDP1874C ， CDP1875C
1997年3月
高速8位输入和输出端口
描述
该CDP1872C ， CDP1874C和CDP1875C设备
高速8位并行输入和输出端口设计为
在CDP1800微处理器系统及一般用途
在其它微处理器系统使用。该CDP1872C和
CDP1874C是8位的输入端口;该CDP1875C是一个8位的
输出端口。
这些器件具有灵活的功能，如缓冲液和数据
锁存器和由CLR输入复位时，数据选通信是
不活跃。
该CDP1872C和CDP1874C在功能上是相同的
除了设备selects.The CDP1872C有一个低电平有效
和一个高有效选择;该CDP1874C有两个活动
高的设备选择。这些器件还具有三态
取消的时候输出。数据在选通到寄存器
在时钟的上升沿和锁存尾随
在时钟的边缘。
该CDP1875C是与数据锁存到一个输出端口
注册时选择的设备被激活。有两种
活跃的高一低有效选择。输出缓冲器
在任何时候启用。
特点
8位并行输入/输出寄存器，提供缓冲输出
看跌期权
高速数据输入到数据输出85ns （最大值）在V
DD
= 5V
灵活的应用微处理器系统中的
缓冲器和锁存器
高位地址锁存器能力CDP1800-
系列微处理器系统
输出灌电流= 5毫安（分钟） V
DD
= 5V
三态输出 - CDP1872C和CDP1874C
订购信息
部分
数
CDP1872CE
CDP1874CE
CDP1875CE
TEMP 。 RANGE
-40
o
C至+ 85
o
C
-40
o
C至+ 85
o
C
-40
o
C至+ 85
o
C
包
PDIP
PDIP
PDIP
PKG 。
号
E22.4
E22.4
E22.4
引脚配置
CDP1872C输入端口
（ PDIP ）
顶视图
CS1
DI0
DO0
DI1
D01
DI2
D02
DI3
D03
时钟
V
SS
1
2
3
4
5
6
7
8
9
10
11
22
21
20
19
18
17
16
15
14
13
12
V
DD
DI7
D07
DI6
D06
DI5
D05
DI4
D04
CLR
CS2
CS1
DI0
DO0
DI1
D01
DI2
D02
DI3
D03
时钟
V
SS
CDP1874C输入端口
（ PDIP ）
顶视图
1
2
3
4
5
6
7
8
9
10
11
22
21
20
19
18
17
16
15
14
13
12
V
DD
DI7
D07
DI6
D06
DI5
D05
DI4
D04
CLR
CS2
CS1
DI0
DO0
DI1
D01
DI2
D02
DI3
D03
CS3
V
SS
CDP1875C输出端口
（ PDIP ）
顶视图
1
2
3
4
5
6
7
8
9
10
11
22
21
20
19
18
17
16
15
14
13
12
V
DD
DI7
D07
DI6
D06
DI5
D05
DI4
D04
CLR
CS2
注意：这些器件对静电放电敏感;遵循正确的IC处理程序。
http://www.intersil.com或407-727-9207
|
版权
Intersil公司1999
网络文件编号
1255.2
4-76
CDP1872C ， CDP1874C ， CDP1875C
绝对最大额定值
直流电源电压范围（ V
DD
） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.5V至+ 7V
（电压参考V
SS
终奌站）
输入电压范围，所有输入。 。 。 。 。 。 。 。 。 。 。 。 。 -0.5V到V
DD
+0.5V
直流输入电流，在任何一个输入。
。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 ± 10毫安
热信息
热电阻（典型值）
θ
JA
(
o
C / W ）
PDIP封装。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
75
设备损耗每个输出晶体管
T
A
=全包温度范围
（所有的封装类型） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。为100mW
工作温度范围（T
A
)
套餐E型。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -40
o
C至+ 85
o
C
存储温度范围（T
英镑
) . . . . . . . . . . . . -65
o
C至+150
o
C
焊接温度（焊接时）
在距离1/16
±
1/32英寸（1.59
±
0.79mm)
从案例10秒最大值。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 265
o
C
注意：如果运行条件超过上述“绝对最大额定值” ，可能对器件造成永久性损坏。这是一个压力只有额定值和运作
该设备在这些或以上的本规范的业务部门所标明的任何其他条件是不是暗示。
推荐工作条件
在T
A
= -40至+85
o
C.为了获得最大的可靠性，经营状况，应选择
使操作总是在以下范围内：
范围
所有类型
4-6.5
V
SS
到V
DD
参数
直流工作电压范围
输入电压范围
单位
V
V
静电特定网络阳离子
在T
A
= -40至+85
o
C，V
DD
±5%,
除非另有规定ED 。
范围
所有类型
V
DD
(V)
5
5
（注1 ）
典型值
25
10
测试条件
V
O
(V)
I
DD
I
OL
I
OH
V
OL
V
OH
V
IL
V
IH
I
IN
I
OUT
C
IN
C
OUT
-
0.4
V
IN
(V)
0, 5
0, 5
参数
静态电流器件
输出低电平驱动（汇）
当前
高输出驱动器（源）
当前
输出电压低级别
（注2 ）
输出电压高级别
（注2 ）
输入低电压
输入高电压
输入漏电流
三态输出漏
电流（注3）
输入电容
输出电容（注3 ）
注意事项：
民
-
5
最大
50
-
单位
A
mA
4.6
0, 5
5
-4
-7
-
mA
-
0, 5
5
-
0
0.1
V
-
0, 5
5
4.9
5
-
V
0.5, 4.5
0.5, 4.5
-
0, 5
-
-
0, 5
0, 5
5
5
5
5
-
3.5
-
-
-
-
-
-
1.5
-
±1
±5
-
-
V
V
A
A
pF
pF
-
-
-
-
-
-
-
-
15
15
1.典型数值为T
A
= +25
o
C和标称V
DD
±5%.
2. I
OL
= I
OH
= 1A
3.对于只CDP1872C和CDP1874C 。
4-77
CDP1872C ， CDP1874C ， CDP1875C
逻辑图
CS1
CS2
DI
时钟
D
C
R
CLR
CLR
Q
DO
CS1
CS2
DI
时钟
D
C
R
Q
DO
图1等价逻辑框图（ 1 8锁存器
示出）， CDP1872C
DI
D
C
图2等价逻辑框图（ 1 8锁存器
示出），用于CDP1874C
CS1
CS2
CS3
Q
DO
R
CLR
图3.等价逻辑框图（ 1 8锁存器图示） CDP1875C
动态电连接特定的阳离子
在T
A
= 25
o
C，V
DD
5V ，T
R
, t
F
= 10ns的，V
IH
= 0.7V
DD
, V
IL
= 0.3V
DD
, C
L
= 150pF的
范围
CDP1872C ， CDP1874C
（注1 ）
典型值
（注2 ）
最大
参数
交流输入端（图4）
OUTPUT ENABLE
输出禁用
时钟到数据输出
晴到输出
数据输入到数据输出
最小数据建立时间
数据保持时间
最小时钟脉冲宽度
最小净脉冲宽度
注意事项：
1.典型数值为T
A
= +25
o
C和V
DD
±5%.
2.最大值为T
A
= +85
o
C和V
DD
±5%
t
EN
t
DIS
t
CLO
t
CRO
t
DIO
t
DSU
t
DH
t
CL
t
CR
民
单位
-
-
-
-
-
-
-
-
-
45
45
45
80
50
10
10
30
30
90
90
90
160
85
30
30
60
60
ns
ns
ns
ns
ns
ns
ns
ns
ns
4-78
CDP1872C ， CDP1874C ， CDP1875C
CSI
CS2
(CDP1872C)
CSI
CS2
(CDP1874C)
时钟
t
DSU
t
DH
t
CL
DATA IN
t
EN
数据总线
（高阻）
t
DIO
CLR
t
CR
t
CRO
t
CLO
t
DIS
图4.时序波形CDP1872C和CDP1874C （输入端口两种类型）
动态电连接特定的阳离子
在T
A
= 25
o
C，V
DD
5V ，T
R
, t
F
= 10ns的，V
IH
= 0.7V
DD
, V
IL
= 0.3V
DD
, C
L
= 150pF的
范围
CDP1875C
（注1 ）
典型值
（注2 ）
最大
参数
输出端口（图5）
时钟到数据输出
晴到输出
数据输入到数据输出
最小数据建立时间
数据保持时间
最小净脉冲宽度
注意事项：
1.典型数值为T
A
= +25
o
C和V
DD
±5%.
2.最大值为T
A
= +85
o
C和V
DD
±5%
t
CLO
t
CRO
t
DIO
t
DS
t
DH
t
CR
民
单位
-
-
-
-
-
-
50
80
50
10
10
30
100
160
85
30
30
60
ns
ns
ns
ns
ns
ns
CSI
CS2
CS3 =时钟
t
DS
t
DH
DATA IN
t
DIO
数据输出
t
CLO
CLR
t
CR
t
CRO
图5.时序波形CDP1875C （输出端口）
4-79
CDP1872C ， CDP1874C ， CDP1875C
CSI
DO
MRD
TPA
时钟
D0
D1
D2
CDP1874C
D3
D4
D5
D6
D7
CSI
CS2
CS2
时钟
DI
DATA IN
CDP1874C
MA8
MA15
地址总线
CDP1802
CS2
CS3
CDP1875C
V
DD
城规会
数据总线
0-7
DI
CS1
DO
数据输出
数据总线
图6. CDP1874C用作输入端口和地址锁存器中CDP1875C作为一个输出端口
CS2
数据总线
时钟
DATA IN
CDP1872C
D0 - D7
Y1
Y2
Y3
Y4
Y5
Y6
Y7
CS1
N0
N1
MRD
N2
A0
A1
A2
CS2
时钟
CD74HC138
CS1
CDP1802A
数据总线
CDP1872C
数据输出
图7. CDP1872C用作输入端口和选择CD74HC138
4-80
QQ：2881677436 复制
