CDCVF2509A
SCAS765A - 2004年4月 - 修订2004年7月
www.ti.com
终端功能
终奌站
名字
号
TYPE
描述
时钟输入。 CLK提供时钟信号,以通过所述CDCVF2509A时钟驱动器进行分配。 CLK
被用来提供基准信号给所述集成PLL,它产生时钟输出信号。
CLK必须具有固定频率和固定相位的锁相环,以获得相位锁定。一旦电路
接通电源且有效的CLK信号被施加到相需要在PLL的稳定化时间
锁定反馈信号到它的参考信号。
反馈输入。 FBIN提供反馈信号到内部PLL 。 FBIN必须是硬连线的,以
FBOUT完成PLL 。该集成的PLL同步的CLK和FBIN使得存在
CLK和FBIN间名义上的零相位误差。
输出组启用。 1G是输出使能输出端1Y (0 :4)。当1G为低电平时,输出1Y (0: 4)
禁止为逻辑低电平状态。当1G高,所有输出1Y ( 0 : 4 )已启用,切换时的
相同频率的CLK 。
输出组启用。 2G是输出使能输出端2Y (0 :3)。当2G为低电平时,输出2Y (0 :3)的
禁止以逻辑低状态。当2G高,所有输出2Y ( 0 : 3 )已启用,切换时的
相同频率的CLK 。
反馈输出。 FBOUT专用于外部反馈。它的开关频率为相同的频率
CLK 。当从外部连接到FBIN , FBOUT完成PLL的反馈环路。 FBOUT有
集成的25 - Ω串联阻尼电阻。
时钟输出。这些输出提供CLK的低偏移的副本。输出银行1Y (0: 4 ),通过使能
1G的输入。这些输出可以通过拉高了1G的控制被禁用为逻辑低电平状态
输入。每个输出有一个集成的25 - Ω串联阻尼电阻。
时钟输出。这些输出提供CLK的低偏移的副本。输出银行2Y (0: 3 ),通过使能
2G的投入。这些输出可以通过拉高了2G的控制被禁用为逻辑低电平状态
输入。每个输出有一个集成的25 - Ω串联阻尼电阻。
模拟电源。 AV
CC
提供了用于模拟电路的功率参考。此外, AV
CC
可用于绕过锁相环。当AV
CC
绑在地上, PLL被旁路, CLK为
直接缓冲到该设备输出。
电源
CLK
24
I
FBIN
13
I
1G
11
I
2G
14
I
FBOUT
12
O
1Y (0:4)
3, 4, 5, 8, 9
O
2Y (0:3)
16, 17, 21, 20
O
AV
CC
AGND
V
CC
GND
23
1
2, 10, 15, 22
6, 7, 18, 19
动力
地面模拟地。 AGND为模拟电路的接地参考。
动力
接地接地
绝对最大额定值
在工作自由空气的温度范围内(除非另有说明)
(1)
单位
AV
CC
V
CC
V
I
V
O
I
IK
I
OK
I
O
电源电压范围
电源电压范围
输入电压范围
(3)
(2)
AV
CC
& LT ; V
CC
+0.7 V
-0.5 V至4.3 V
-0.5 V至4.6 V
-0.5 V到V
CC
+ 0.5 V
-50毫安
±50
mA
±50
mA
±100
mA
0.7 W
-65_C到150_C
电压范围应用于任何输出的高或低的状态
(3) (4)
输入钳位电流(V
I
< 0 )
输出钳位电流(V
O
& LT ; 0或V
O
& GT ; V
CC
)
连续输出电流(V
O
= 0至V
CC
)
连续电流通过每个V
CC
或GND
在T最大功耗
A
= 55 ° C(在静止空气中)
(5)
T
英镑
(1)
(2)
(3)
(4)
(5)
存储温度范围
超越那些在"absolute最大ratings"上市的强调可能会造成永久性损坏设备。这些压力额定值
只,而根据"recommended操作指示的装置,在这些或超出任何其他条件的功能操作
conditions"是不是暗示。暴露于长时间处于最大绝对额定情况下会影响器件的可靠性。
AV
CC
不得
超过V
CC
+ 0.7 V
如果输入和输出钳位电流额定值是所观察到的输入和输出负电压额定值可能被超过。
这个值被限制在4.6V的最大。
最大的封装功耗采用150 ° C的结温为750密耳的电路板走线的长度来计算。为
更多信息,请参阅
封装的热考虑
应用笔记中
ABT先进的BiCMOS技术数据手册
(SCBD002).
4