CDCV850 ， CDCV850I

2.5 V锁相环时钟驱动器

带有2线串行接口

SCAS647B - 2000年10月 - 修订2002年12月

D

锁相环时钟驱动器的双

D

D

D

D

D

D

D

D

D

数据速率同步DRAM

应用

扩频时钟兼容

操作频率： 60 140MHz的

低抖动（ CYC - CYC ） ：

±75

ps

分配一个差分时钟输入

十差分输出

两线串行接口提供输出

启用和控制功能

输出处于高阻

状态当输入差分时钟

是<20兆赫

48引脚TSSOP封装

消耗<250 μA的静态电流

外部反馈引脚（ FBIN ， FBIN ）的

用于同步输出到

输入时钟

GND

Y0

Y0

V

DDQ

Y1

Y1

GND

GND

Y2

Y2

V

DDQ

SCLK

CLK

CLK

V

DDI

AV

DD

AGND

GND

Y3

Y3

V

DDQ

Y4

Y4

GND

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

DGG包装

（ TOP VIEW ）

48

47

46

45

44

43

42

41

40

39

38

37

36

35

34

33

32

31

30

29

描述

该CDCV850是一款高性能，低偏移，

21

28

低抖动零延迟缓冲器分发一

22

27

差分时钟输入对（ CLK ， CLK ）为10

23

26

差分对时钟输出（Y [0： 9 ]，Y [ 0： 9]）

24

25

和一个差分对反馈的时钟输出

（ FBOUT ， FBOUT ） 。时钟输出CON-

由时钟输入（ CLK， CLK）控制，它会反馈时钟（ FBIN ， FBIN ） ， 2线串行接口（ SDATA ，

SCLK） ，以及模拟电源输入（视听

DD

） 。两线串行接口，可以把独立的输出时钟对

在一个高阻抗状态。当AV

DD

端子连接到GND ， PLL被关闭，旁路测试

的目的。

该装置提供了一个标准模式（100千位/秒） ，用于设备控制的2线串行接口。实施

是作为从机/接收器。设备地址被指定在2线串行设备的地址表。两个2行的

串行输入（ SDATA和SCLK ）提供集成上拉电阻（通常为100千欧） 。

两个8位， 2线串行寄存器提供单独的使能控制每对输出。所有输出默认

在通电启用。每对输出可以被置于高阻抗模式，当低电平的控制位

被写入到控制寄存器。寄存器必须按顺序进行访问（的即随机存取

注册不支持） 。串行接口电路可与供给任一2.5伏或3.3伏（在VDDI ）中

在不要求这种编程选项的应用（上电后，所有的输出对将被启用） 。

当输入频率低于建议的检测频率是20MHz以下（通常为10兆赫） ，

输出对被置于高阻抗状态时，PLL被关闭，并且该设备将进入低

功率模式。该CDCV850还能够跟踪扩频时钟，从而降低EMI 。

由于CDCV850是基于锁相环电路，它需要一个稳定时间以实现PLL的锁相。

此稳定时间是必需的电之后，以及改变各种2线串行寄存器

影响PLL 。该CDCV850的特点是用于商业和工业温度范围内工作。

请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用

德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。

PRODUCTION数据信息为出版日期。

产品符合每德州仪器条款规范

标准保修。生产加工并不包括

所有测试参数。

GND

Y5

Y5

V

DDQ

Y6

Y6

GND

GND

Y7

Y7

V

DDQ

SDATA

FBIN

FBIN

V

DDQ

FBOUT

FBOUT

GND

Y8

Y8

V

DDQ

Y9

Y9

GND

版权

2002年，德州仪器

邮政信箱655303

达拉斯，德克萨斯州75265

1

SCAS647B - 2000年10月 - 修订2002年12月

CDCV850 ， CDCV850I

2.5 V锁相环时钟驱动器

带有2线串行接口

可选项

包装设备

TA

0 ° C至85°C

-40 ° C至85°C

功能表

（选择功能）

输入

AVDD

GND

GND

2.5 V （ NOM ）

2.5 V （ NOM ）

2.5 V （ NOM ）

CLK

L

H

L

H

<20兆赫

CLK

H

L

H

L

<20兆赫

Y[0:9]

L

H

L

H

高阻

H

L

H

L

高阻

产出？

Y[0:9]

FBOUT

L

H

L

H

高阻

FBOUT

H

L

H

L

高阻

PLL

旁路/关

旁路/关

On

On

关闭

TSSOP （ DGG ）

CDCV850DGG

CDCV850IDGG

每个输出对（除了FBOUT ， FBOUT ）可以被置于高阻抗状态，通过2线

串行接口。

功能框图

V

DDI

3

2

5

Y0

Y0

Y1

6 Y1

10

SCLK

SDATA

12

37

2线串行

接口

逻辑

10

9

20

19

22

23

46

47

CLK

CLK

FBIN

FBIN

13

14

36

35

PLL

44

43

39

40

29

AV

DD

16

30

27

26

32

33

Y2

Y2

Y3

Y3

Y4

Y4

Y5

Y5

Y6

Y6

Y7

Y7

Y8

Y8

Y9

Y9

FBOUT

FBOUT

2

邮政信箱655303

达拉斯，德克萨斯州75265

CDCV850 ， CDCV850I

2.5 V锁相环时钟驱动器

带有2线串行接口

SCAS647B - 2000年10月 - 修订2002年12月

终端功能

终奌站

名字

AGND

AVDD

CLK ， CLK

FBIN ， FBIN

FBOUT ， FBOUT

GND

号

17

16

13, 14

35, 36

32, 33

1, 7, 8, 18,

24, 25, 31,

41, 42, 48

12

37

4, 11, 21,

28, 34, 38,

45

15

3, 5, 10,

20, 22, 27,

29, 39, 44,

46

2, 6, 9, 19,

23, 26, 30,

40, 43, 47

I

O

I

I / O

I

I

O

I / O

地面2.5

-

V模拟电源

2.5

-

V模拟电源

差分时钟输入

反馈差分时钟输入

反馈差分时钟输出

地

描述

SCLK

SDATA

VDDQ

时钟输入，用于2线串行接口

数据输入/输出为2线串行接口

2.5 V电源

VDDI

Y[0:9]

2.5 V或3.3 V电源的2线串行接口

输入时钟CLK的缓冲输出的副本

Y[0:9]

O

输入时钟CLK的缓冲输出的副本

邮政信箱655303

达拉斯，德克萨斯州75265

3

SCAS647B - 2000年10月 - 修订2002年12月

CDCV850 ， CDCV850I

2.5 V锁相环时钟驱动器

带有2线串行接口

在工作自由空气的温度绝对最大额定值（除非另有说明）

电源电压范围： V

DDQ ，

AV

DD

。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.5 V至3.6 V

V

DDI

。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.5 V至4.6 V

输入电压范围： V

I

（除SCLK和SDATA ） （见注1和2 ） 。 。 。 。 。 。 。 。

–

0.5 V到V

DDQ

+ 0.5 V

V

I

（ SCLK ， SDATA ） （见注1和2 ） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

–

0.5 V到V

DDI

+ 0.5 V

输出电压范围： V

O

（ SDATA除外） （见注1和2 ） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

–

0.5 V到V

DDQ

+ 0.5 V

V

O

（ SDATA ） （见注1和2 ） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

–

0.5 V到V

DDQ

+ 0.5 V

输入钳位电流，I

IK

(V

I

＆ LT ; 0或V

I

＆ GT ; V

DDQ

) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

±50

mA

输出钳位电流，I

OK

(V

O

＆ LT ; 0或V

O

＆ GT ; V

DDQ

) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

±50

mA

连续输出电流，I

O

(V

O

= 0至V

DDQ

) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

±50

mA

封装的热阻抗，

θ

JA

（见注3 ） ： DGG包。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 89 ° C / W

储存温度范围T

英镑

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

–

65 ℃150 ℃的

超出“绝对最大额定值”列出的强调可能会造成永久性损坏设备。这些压力额定值只，和

该设备在这些或超出下标明的任何其他条件的功能操作“推荐工作条件”不

暗示。暴露于长时间处于最大绝对额定情况下会影响器件的可靠性。

注释：1.如果输入和输出钳位电流额定值是所观察到的输入和输出负电压额定值可能被超过。

2.该值被限制为3.6伏的最大值。

3.封装的热阻抗的计算按照JESD 51 。

推荐工作条件（见注4 ）

民

电源电压

VDDQ ， AVDD

VDDI （见注5 ）

CLK ， CLK ， HCSL缓冲器只

CLK ， CLK

低电平输入电压， VIL

FBIN ， FBIN

SDATA ， SCLK

CLK ， CLK ， HCSL缓冲器只

CLK ， CLK

高电平输入电压， VIH

FBIN ， FBIN

SDATA ， SCLK

直流输入信号电压（见注6 ）

DC

差分输入信号电压， VID （见注7 ）

输入差分对跨压， VIX指数（见注8 ）

高层次的输出电流， IOH

低电平输出电流， IOL

输入转换率，SR （参见图8）

SSC调制频率

SSC时钟输入频率偏差

经营自由的空气温度， TA

注： 4 。

5.

6.

7.

8.

的各种商用

SDATA

1

30

0

0

AC

CLK ， FBIN

CLK ， FBIN

0.66

0.4

VDDQ / 2 + 0.18

0.7

×

VDDI

–0.3

0.36

0.2

0.45×(VIHVIL)

VDDQ + 0.3

VDDQ + 0.6

VDDQ + 0.6

0.55×(VIHVIL)

12

12

3

4

33.3

0.50

85

0.71

VDDQ + 0.3

V

0.3

2.3

2.3

0

典型值

最大

2.7

3.6

0.24

VDDQ - 0.4

VDDQ / 2 - 0.18

0.3

×

VDDI

V

V

单位

V

V

V

mA

V

mA

V / ns的

千赫

千赫

°C

40

85

产业

未使用的输入必须保持高电平或低电平，以防止它们飘浮。

在串行接口总线的所有设备，与输入电平与VDDI ，必须有一个共同的电源线供电，上拉电阻

连接。

直流输入信号电压指定允许直流执行差分输入。

差分输入信号电压指定的电压差| VTR - VCP |需要切换，其中VTR是真正的输入电平

和VCP是互补的输入电平。

微分交叉点电压预计追踪VCC的变化，并且在其中所述差分信号必须在电压

道口。

4

邮政信箱655303

达拉斯，德克萨斯州75265

CDCV850 ， CDCV850I

2.5 V锁相环时钟驱动器

带有2线串行接口

SCAS647B - 2000年10月 - 修订2002年12月

电气特性在推荐工作的自由空气的温度范围内（除非

另有说明）

参数

VIK

VOH

输入电压

所有的输入

测试条件

VDDQ = 2.3 V ，

II = -18毫安

VDDQ =最小到最大， IOH = -1毫安

VDDQ = 2.3 V ，

IOH = -12毫安

VDDQ =最小到最大， IOL = 1毫安

VDDQ = 2.3 V ，

VDDI = 3.0 V，

VDDQ = 2.3 V ，

VDDQ = 2.3 V ，

IOL = 12毫安

IOL = 3毫安

VO = 1 V

VO = 1.2 V

–18

26

1.1

VDDQ / 2 - 0.2

VDDQ = 3.6 V ，

VDDQ = 2.7 V ，

VDDQ = 2.7 V ，

VI = 0 V至3.6 V

VI = 0 V至2.7 V

VO = VDDQ或GND

150

3

205

4

1

2

2.5

VDDQ/2

–32

35

VDDQ - 0.4

VDDQ / 2 + 0.2

+10/50

±10

±10

250

20

230

6

2

3

民

VDDQ - 0.1

1.7

0.1

0.6

0.4

mA

mA

V

V

A

A

A

A

A

mA

mA

mA

pF

V

TYP

最大

–1.2

单位

V

V

高电平输出电压

VOL

IOH

IOL

VO

VOX

低电平输出

电压

SDATA

高电平输出电流

低电平输出电流

输出电压摆幅

输出差分交叉

电压

输入电流

SDATA ，

SCLK

CLK ， FBIN

对于负载条件参见图3

II

IOZ

高阻态输出

当前

在VDDQ掉电电流

+ AVDD

掉电电流VDDI

IDDPD

CLK为0兆赫;

Σ

国际直拨电话和AIDD的

CLK为0兆赫; VDDQ = 3.6 V

VDDQ = 2.7 V ，

为fO = 100 MHz的

所有差分输出对被终止

120

/ CL = 4 pF的

AVDD = 2.7 V ，

VDDI = 3.6 V

VDDQ = 2.5 V

VDDQ = 2.5 V

为fO = 100 MHz的

SCLK和

SDATA = 3.6 V

VI = VDDQ或GND

VO = VDDQ或GND

国际直拨电话

AI （ DD ）

IDDI

CI

在VDDQ动态电流

对AVDD电源电流

在VDDI电源电流

输入电容

CO

输出电容

2.5

3

3.5

pF

所有典型值均在各自的名义VDDQ 。

VOC的值预计是| VTR + VCP | / 2 。如果每个时钟直接终止一个120 Ω的电阻，其中VTR是真正的投入

信号电压和VCP是互补的输入信号电压（参见图3） 。

邮政信箱655303

达拉斯，德克萨斯州75265

5

CDCV850 ， CDCV850I

2.5 V锁相环时钟驱动器

带有2线串行接口

SCAS647B - 2000年10月 - 修订2002年12月

D

锁相环时钟驱动器的双

D

D

D

D

D

D

D

D

D

数据速率同步DRAM

应用

扩频时钟兼容

操作频率： 60 140MHz的

低抖动（ CYC - CYC ） ：

±75

ps

分配一个差分时钟输入

十差分输出

两线串行接口提供输出

启用和控制功能

输出处于高阻

状态当输入差分时钟

是<20兆赫

48引脚TSSOP封装

消耗<250 μA的静态电流

外部反馈引脚（ FBIN ， FBIN ）的

用于同步输出到

输入时钟

GND

Y0

Y0

V

DDQ

Y1

Y1

GND

GND

Y2

Y2

V

DDQ

SCLK

CLK

CLK

V

DDI

AV

DD

AGND

GND

Y3

Y3

V

DDQ

Y4

Y4

GND

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

DGG包装

（ TOP VIEW ）

48

47

46

45

44

43

42

41

40

39

38

37

36

35

34

33

32

31

30

29

描述

该CDCV850是一款高性能，低偏移，

21

28

低抖动零延迟缓冲器分发一

22

27

差分时钟输入对（ CLK ， CLK ）为10

23

26

差分对时钟输出（Y [0： 9 ]，Y [ 0： 9]）

24

25

和一个差分对反馈的时钟输出

（ FBOUT ， FBOUT ） 。时钟输出CON-

由时钟输入（ CLK， CLK）控制，它会反馈时钟（ FBIN ， FBIN ） ， 2线串行接口（ SDATA ，

SCLK） ，以及模拟电源输入（视听

DD

） 。两线串行接口，可以把独立的输出时钟对

在一个高阻抗状态。当AV

DD

端子连接到GND ， PLL被关闭，旁路测试

的目的。

该装置提供了一个标准模式（100千位/秒） ，用于设备控制的2线串行接口。实施

是作为从机/接收器。设备地址被指定在2线串行设备的地址表。两个2行的

串行输入（ SDATA和SCLK ）提供集成上拉电阻（通常为100千欧） 。

两个8位， 2线串行寄存器提供单独的使能控制每对输出。所有输出默认

在通电启用。每对输出可以被置于高阻抗模式，当低电平的控制位

被写入到控制寄存器。寄存器必须按顺序进行访问（的即随机存取

注册不支持） 。串行接口电路可与供给任一2.5伏或3.3伏（在VDDI ）中

在不要求这种编程选项的应用（上电后，所有的输出对将被启用） 。

当输入频率低于建议的检测频率是20MHz以下（通常为10兆赫） ，

输出对被置于高阻抗状态时，PLL被关闭，并且该设备将进入低

功率模式。该CDCV850还能够跟踪扩频时钟，从而降低EMI 。

由于CDCV850是基于锁相环电路，它需要一个稳定时间以实现PLL的锁相。

此稳定时间是必需的电之后，以及改变各种2线串行寄存器

影响PLL 。该CDCV850的特点是用于商业和工业温度范围内工作。

请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用

德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。

PRODUCTION数据信息为出版日期。

产品符合每德州仪器条款规范

标准保修。生产加工并不包括

所有测试参数。

GND

Y5

Y5

V

DDQ

Y6

Y6

GND

GND

Y7

Y7

V

DDQ

SDATA

FBIN

FBIN

V

DDQ

FBOUT

FBOUT

GND

Y8

Y8

V

DDQ

Y9

Y9

GND

版权

2002年，德州仪器

邮政信箱655303

达拉斯，德克萨斯州75265

1

SCAS647B - 2000年10月 - 修订2002年12月

CDCV850 ， CDCV850I

2.5 V锁相环时钟驱动器

带有2线串行接口

可选项

包装设备

TA

0 ° C至85°C

-40 ° C至85°C

功能表

（选择功能）

输入

AVDD

GND

GND

2.5 V （ NOM ）

2.5 V （ NOM ）

2.5 V （ NOM ）

CLK

L

H

L

H

<20兆赫

CLK

H

L

H

L

<20兆赫

Y[0:9]

L

H

L

H

高阻

H

L

H

L

高阻

产出？

Y[0:9]

FBOUT

L

H

L

H

高阻

FBOUT

H

L

H

L

高阻

PLL

旁路/关

旁路/关

On

On

关闭

TSSOP （ DGG ）

CDCV850DGG

CDCV850IDGG

每个输出对（除了FBOUT ， FBOUT ）可以被置于高阻抗状态，通过2线

串行接口。

功能框图

V

DDI

3

2

5

Y0

Y0

Y1

6 Y1

10

SCLK

SDATA

12

37

2线串行

接口

逻辑

10

9

20

19

22

23

46

47

CLK

CLK

FBIN

FBIN

13

14

36

35

PLL

44

43

39

40

29

AV

DD

16

30

27

26

32

33

Y2

Y2

Y3

Y3

Y4

Y4

Y5

Y5

Y6

Y6

Y7

Y7

Y8

Y8

Y9

Y9

FBOUT

FBOUT

2

邮政信箱655303

达拉斯，德克萨斯州75265

CDCV850 ， CDCV850I

2.5 V锁相环时钟驱动器

带有2线串行接口

SCAS647B - 2000年10月 - 修订2002年12月

终端功能

终奌站

名字

AGND

AVDD

CLK ， CLK

FBIN ， FBIN

FBOUT ， FBOUT

GND

号

17

16

13, 14

35, 36

32, 33

1, 7, 8, 18,

24, 25, 31,

41, 42, 48

12

37

4, 11, 21,

28, 34, 38,

45

15

3, 5, 10,

20, 22, 27,

29, 39, 44,

46

2, 6, 9, 19,

23, 26, 30,

40, 43, 47

I

O

I

I / O

I

I

O

I / O

地面2.5

-

V模拟电源

2.5

-

V模拟电源

差分时钟输入

反馈差分时钟输入

反馈差分时钟输出

地

描述

SCLK

SDATA

VDDQ

时钟输入，用于2线串行接口

数据输入/输出为2线串行接口

2.5 V电源

VDDI

Y[0:9]

2.5 V或3.3 V电源的2线串行接口

输入时钟CLK的缓冲输出的副本

Y[0:9]

O

输入时钟CLK的缓冲输出的副本

邮政信箱655303

达拉斯，德克萨斯州75265

3

SCAS647B - 2000年10月 - 修订2002年12月

CDCV850 ， CDCV850I

2.5 V锁相环时钟驱动器

带有2线串行接口

在工作自由空气的温度绝对最大额定值（除非另有说明）

电源电压范围： V

DDQ ，

AV

DD

。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.5 V至3.6 V

V

DDI

。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.5 V至4.6 V

输入电压范围： V

I

（除SCLK和SDATA ） （见注1和2 ） 。 。 。 。 。 。 。 。

–

0.5 V到V

DDQ

+ 0.5 V

V

I

（ SCLK ， SDATA ） （见注1和2 ） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

–

0.5 V到V

DDI

+ 0.5 V

输出电压范围： V

O

（ SDATA除外） （见注1和2 ） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

–

0.5 V到V

DDQ

+ 0.5 V

V

O

（ SDATA ） （见注1和2 ） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。

–

0.5 V到V

DDQ

+ 0.5 V

输入钳位电流，I

IK

(V

I

＆ LT ; 0或V

I

＆ GT ; V

DDQ

) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

±50

mA

输出钳位电流，I

OK

(V

O

＆ LT ; 0或V

O

＆ GT ; V

DDQ

) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

±50

mA

连续输出电流，I

O

(V

O

= 0至V

DDQ

) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

±50

mA

封装的热阻抗，

θ

JA

（见注3 ） ： DGG包。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 89 ° C / W

储存温度范围T

英镑

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

–

65 ℃150 ℃的

超出“绝对最大额定值”列出的强调可能会造成永久性损坏设备。这些压力额定值只，和

该设备在这些或超出下标明的任何其他条件的功能操作“推荐工作条件”不

暗示。暴露于长时间处于最大绝对额定情况下会影响器件的可靠性。

注释：1.如果输入和输出钳位电流额定值是所观察到的输入和输出负电压额定值可能被超过。

2.该值被限制为3.6伏的最大值。

3.封装的热阻抗的计算按照JESD 51 。

推荐工作条件（见注4 ）

民

电源电压

VDDQ ， AVDD

VDDI （见注5 ）

CLK ， CLK ， HCSL缓冲器只

CLK ， CLK

低电平输入电压， VIL

FBIN ， FBIN

SDATA ， SCLK

CLK ， CLK ， HCSL缓冲器只

CLK ， CLK

高电平输入电压， VIH

FBIN ， FBIN

SDATA ， SCLK

直流输入信号电压（见注6 ）

DC

差分输入信号电压， VID （见注7 ）

输入差分对跨压， VIX指数（见注8 ）

高层次的输出电流， IOH

低电平输出电流， IOL

输入转换率，SR （参见图8）

SSC调制频率

SSC时钟输入频率偏差

经营自由的空气温度， TA

注： 4 。

5.

6.

7.

8.

的各种商用

SDATA

1

30

0

0

AC

CLK ， FBIN

CLK ， FBIN

0.66

0.4

VDDQ / 2 + 0.18

0.7

×

VDDI

–0.3

0.36

0.2

0.45×(VIHVIL)

VDDQ + 0.3

VDDQ + 0.6

VDDQ + 0.6

0.55×(VIHVIL)

12

12

3

4

33.3

0.50

85

0.71

VDDQ + 0.3

V

0.3

2.3

2.3

0

典型值

最大

2.7

3.6

0.24

VDDQ - 0.4

VDDQ / 2 - 0.18

0.3

×

VDDI

V

V

单位

V

V

V

mA

V

mA

V / ns的

千赫

千赫

°C

40

85

产业

未使用的输入必须保持高电平或低电平，以防止它们飘浮。

在串行接口总线的所有设备，与输入电平与VDDI ，必须有一个共同的电源线供电，上拉电阻

连接。

直流输入信号电压指定允许直流执行差分输入。

差分输入信号电压指定的电压差| VTR - VCP |需要切换，其中VTR是真正的输入电平

和VCP是互补的输入电平。

微分交叉点电压预计追踪VCC的变化，并且在其中所述差分信号必须在电压

道口。

4

邮政信箱655303

达拉斯，德克萨斯州75265

CDCV850 ， CDCV850I

2.5 V锁相环时钟驱动器

带有2线串行接口

SCAS647B - 2000年10月 - 修订2002年12月

电气特性在推荐工作的自由空气的温度范围内（除非

另有说明）

参数

VIK

VOH

输入电压

所有的输入

测试条件

VDDQ = 2.3 V ，

II = -18毫安

VDDQ =最小到最大， IOH = -1毫安

VDDQ = 2.3 V ，

IOH = -12毫安

VDDQ =最小到最大， IOL = 1毫安

VDDQ = 2.3 V ，

VDDI = 3.0 V，

VDDQ = 2.3 V ，

VDDQ = 2.3 V ，

IOL = 12毫安

IOL = 3毫安

VO = 1 V

VO = 1.2 V

–18

26

1.1

VDDQ / 2 - 0.2

VDDQ = 3.6 V ，

VDDQ = 2.7 V ，

VDDQ = 2.7 V ，

VI = 0 V至3.6 V

VI = 0 V至2.7 V

VO = VDDQ或GND

150

3

205

4

1

2

2.5

VDDQ/2

–32

35

VDDQ - 0.4

VDDQ / 2 + 0.2

+10/50

±10

±10

250

20

230

6

2

3

民

VDDQ - 0.1

1.7

0.1

0.6

0.4

mA

mA

V

V

A

A

A

A

A

mA

mA

mA

pF

V

TYP

最大

–1.2

单位

V

V

高电平输出电压

VOL

IOH

IOL

VO

VOX

低电平输出

电压

SDATA

高电平输出电流

低电平输出电流

输出电压摆幅

输出差分交叉

电压

输入电流

SDATA ，

SCLK

CLK ， FBIN

对于负载条件参见图3

II

IOZ

高阻态输出

当前

在VDDQ掉电电流

+ AVDD

掉电电流VDDI

IDDPD

CLK为0兆赫;

Σ

国际直拨电话和AIDD的

CLK为0兆赫; VDDQ = 3.6 V

VDDQ = 2.7 V ，

为fO = 100 MHz的

所有差分输出对被终止

120

/ CL = 4 pF的

AVDD = 2.7 V ，

VDDI = 3.6 V

VDDQ = 2.5 V

VDDQ = 2.5 V

为fO = 100 MHz的

SCLK和

SDATA = 3.6 V

VI = VDDQ或GND

VO = VDDQ或GND

国际直拨电话

AI （ DD ）

IDDI

CI

在VDDQ动态电流

对AVDD电源电流

在VDDI电源电流

输入电容

CO

输出电容

2.5

3

3.5

pF

所有典型值均在各自的名义VDDQ 。

VOC的值预计是| VTR + VCP | / 2 。如果每个时钟直接终止一个120 Ω的电阻，其中VTR是真正的投入

信号电压和VCP是互补的输入信号电压（参见图3） 。

邮政信箱655303

达拉斯，德克萨斯州75265

5