CDCU877/CDCU877A
1.8 V锁相环时钟驱动器
SCAS688A - 2003年6月 - 修订2004年1月
D
1.8 -V锁相环时钟驱动器，用于
D
D
D
D
D
D
D
D
D
D
双倍数据速率（ DDR II ）的应用
扩频时钟兼容
工作频率： 10 MHz至400 MHz的
低电流消耗： <135毫安
低抖动（循环周期） ：
±30
ps
低输出偏斜： 35 ps的
低周期抖动：
±20
ps
低动态相位偏移::
±15
ps
低静态相位偏移::
±50
ps
分配一个差分时钟输入
十差分输出
52-Ball
μBGA
（微星Junior BGA ，
0.65毫米间距）和40引脚MLF
D
外部反馈引脚（ FBIN ， FBIN ）是
D
D
D
用于同步输出到
输入时钟
单端输入和单端
输出模式
达到或超过JESD82-8 PLL标准
为PC2-3200 / 4300
故障安全输入
描述
该CDCU877是分配一个差分时钟输入一个高性能，低抖动，低偏移，零延迟缓冲器
对（ CK，CK ），以10个差分对时钟输出（ YN， YN ）和一个差分对反馈的时钟输出
（ FBOUT ， FBOUT ） 。时钟输出由输入时钟（ CK，CK ）进行控制，该反馈时钟（ FBIN ， FBIN ）
在LVCMOS控制引脚（ OE ， OS） ，和模拟电源输入（ AV
DD
） 。当OE为低电平时，时钟输出，除
FBOUT / FBOUT ，被禁用，同时内部PLL继续保持其锁定的频率。 OS （输出选择）
是一个程序引脚必须连接到GND或V
DD
。当OS为高，参考功能如前所述。当
操作系统和操作环境都很低， OE一直在Y7 / Y7没有影响，他们是自由运行。当AV
DD
被接地时，PLL被接通
关闭并旁路用于测试目的。
当两个时钟输入端（ CK，CK ）为逻辑低电平时，该设备进入低功率模式。输入逻辑电路检测
在差分输入，独立于输入缓冲器，检测逻辑低电平并且执行在低功率状态下
在那里所有的输出，反馈，和PLL处于关闭状态。当被逻辑低到作为时钟输入转换
差分信号时，PLL重新开启时，输入和输出使能，并且PLL获得锁相
反馈时钟对（ FBIN ， FBIN ）和时钟输入对指定的稳定时间内（ CK，CK ）之间。
该CDCU877能够跟踪扩频时钟（ SSC ） ，从而降低EMI 。该器件在-40°C工作
至85℃ 。
可选项
TA
-40 ° C至85°C
-40 ° C至85°C
-40 ° C至85°C
-40 ° C至85°C
52球BGA
CDCU877ZQL
（无铅）
CDCU877AZQL
（无铅）
CDCU877GQL
CDCU877AGQL
40引脚MLF
CDCU877RTB
CDCU877ARTB
请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用
德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。
微星少年是德州仪器的商标。
PRODUCTION数据信息为出版日期。
产品符合每德州仪器条款规范
标准保修。生产加工并不包括
所有测试参数。
版权
2004年，德州仪器
邮政信箱655303
达拉斯，德克萨斯州75265
1
CDCU877/CDCU877A
1.8 V锁相环时钟驱动器
SCAS688A - 2003年6月 - 修订2004年1月
MICROSTAR
少年（ GQL ）封装
（ TOP VIEW ）
GND
GND
Y1
Y0
Y0
Y5
Y5
Y6
5
6
1
A
2
3
4
Y1
GND
Y2
GND
Y2
VDDQ
VDDQ
CK
VDDQ
CK
VDDQ
AGND
VDDQ
VDDQ
AVDD
GND
Y3
GND
B
Y6
GND
NB
NB
C
D
Y7
GND
Y7
OS
VDDQ
E
NB
NB
FBIN
VDDQ
FBIN
OE
FBOUT
VDDQ
VDDQ
F
G
NB
NB
H
NB
NB
FBOUT
GND
Y8
GND
RTB包装
（ TOP VIEW ）
J
K
GND
Y4
GND
Y9
Y3
Y4
Y9
Y8
40 39 38 37 36 35 34 33 32 31
NC =无连接
NB =无球
V
DDQ
Y2
Y2
CK
CK
V
DDQ
AGND
AV
DD
V
DDQ
GND
Y1
Y1
Y0
Y0
VDDQ
Y5
Y5
Y6
Y6
VDDQ
1
2
3
4
5
6
7
8
9
10
11 12 13 14 15 16 17 18 19 20
GND
30
29
28
27
26
25
24
23
22
21
Y7
Y7
V
DDQ
FBIN
FBIN
FBOUT
FBOUT
V
DDQ
OE
OS
Y3
Y3
Y4
Y4
2
邮政信箱655303
40针HP- VFQFP -N （ 6,0 X 6,0毫米的车身尺寸，
0.5 mm间距， M0 ＃ 220 ，变化VJJD - 2 ，
E2 = D2 = 2,9毫米
±
0,15毫米）封装脚位排列
达拉斯，德克萨斯州75265
VDDQ
Y9
Y9
Y8
Y8
VDDQ
CDCU877/CDCU877A
1.8 V锁相环时钟驱动器
SCAS688A - 2003年6月 - 修订2004年1月
表1.端子功能
名字
AGND
AVDD
CK
CK
FBIN
FBIN
FBOUT
FBOUT
OE
OS
GND
BGA
G1
H1
E1
F1
E6
F6
H6
G6
F5
D5
B2, B3, B4, B5,
C2，C5 ，H 2 ，H 5 ，
J2, J3, J4, J5
D2 ，D3，D4 ，E2
E5 ，F2， G2，G3
G4, G5
A 2， A 1， D 1 ，J 1 ，
K3 ，A5，A6 ，D6
J6 ， K4
A3 ，B1，C1 ，K1，
K 2 ，A 4， B 6， C 6 ，
K6, K5
MLF
7
8
4
5
27
26
24
25
22
21
10
I
I
I
I
O
O
I
I
I / O
模拟地
模拟电源
时钟输入了（从10kΩ 100 kΩ的）下拉电阻
互补时钟输入，一个（ 10 kΩ到100 kΩ的）下拉电阻
反馈时钟输入
互补反馈时钟输入
反馈时钟输出
互补反馈时钟输出
输出使能（异步）
输出选择（连接到GND或VDD ）
地
描述
VDDQ
1, 6, 9, 15, 20,
23, 28, 31, 36
38, 39, 3, 11, 14,
34, 33, 29, 19, 16
37, 40, 2, 12, 13,
35, 32, 30, 18, 17
O
逻辑和输出功率
Y[0:9]
时钟输出
Y[0:9]
O
互补的时钟输出
表2.功能表
输入
AVDD
GND
GND
GND
GND
1.8 V额定
1.8 V额定
1.8 V额定
1.8 V额定
1.8 V额定
X
OE
H
H
L
L
L
L
H
H
X
X
OS
X
X
H
L
H
L
X
X
X
X
CK
L
H
L
H
L
H
L
H
L
H
CK
H
L
H
L
H
L
H
L
L
H
Y
L
H
LZ
LZ
Y7活动
LZ
LZ
Y7活动
L
H
LZ
Y
H
L
LZ
LZ
Y7活动
LZ
LZ
Y7活动
H
L
LZ
输出
FBOUT
L
H
L
H
L
H
L
H
LZ
版权所有
FBOUT
H
L
H
L
H
L
H
L
LZ
PLL
旁路/
关闭
旁路/
关闭
旁路/
关闭
旁路/
关闭
On
On
On
On
关闭
邮政信箱655303
达拉斯，德克萨斯州75265
3
CDCU877/CDCU877A
1.8 V锁相环时钟驱动器
SCAS688A - 2003年6月 - 修订2004年1月
图1.逻辑图（正逻辑）
4
邮政信箱655303
达拉斯，德克萨斯州75265
CDCU877/CDCU877A
1.8 V锁相环时钟驱动器
SCAS688A - 2003年6月 - 修订2004年1月
在工作自由空气的温度绝对最大额定值（除非另有说明）
电源电压范围，V
DDQ
或AV
DD
。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.5V至2.5V的
输入电压范围，V
I
（见注1和2 ） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.5 V到V
DDQ
+ 0.5 V
输出电压范围，V
O
（见注1和2 ） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.5 V到V
DDQ
+ 0.5 V
输入钳位电流，I
IK
(V
I
＆ LT ; 0或V
I
＆ GT ; V
DDQ
) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
±50
mA
输出钳位电压，I
OK
(V
O
＆ LT ; 0或V
O
＆ GT ; V
DDQ
) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
±50
mA
连续输出电流，I
O
(V
O
= 0至V
DDQ
) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
±50
mA
连续电流通过每个V
DDQ
或GND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
±100
mA
存储温度范围，T
英镑
。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -65 ℃150 ℃的
超出“绝对最大额定值”列出的强调可能会造成永久性损坏设备。这些压力额定值只，和
该设备在这些或超出下标明的任何其他条件的功能操作“推荐工作条件”不
暗示。暴露于长时间处于最大绝对额定情况下会影响器件的可靠性。
注释：1.输入和输出电压额定值，可能会超过如果输入和输出钳位电流额定值观察
2.该值被限制为2.5伏的最大值。
推荐工作条件
民
VDDQ输出电源电压
AVDD电源电压
VIL
VIH
IOH
IOL
VIX
VI
VID
TA
低电平输入电压（见注2 ）
高电平输入电压（见注2 ）
低电平输出电流（参见图2）
输入差分对的跨压
输入电压电平
输入差分电压
（见注2和图9 ）
工作自由空气的温度
DC
AC
(VDDQ/2)0.15
0.3
0.3
0.6
40
1.7
见注1
OE ， OS
CK ， CK
0.65
×
VDDQ
9
9
(VDDQ/2)+0.15
VDDQ+0.3
VDDQ+0.4
VDDQ+0.4
85
喃
1.8
VDDQ
0.35
×
VDDQ
V
V
mA
mA
V
V
V
V
°C
最大
1.9
单位
V
高电平的输出电流（参见图2）
注： 1， PLL被关闭并旁路用于测试目的时， AVDD接地。在此测试模式中， VDDQ保持内
推荐工作条件，也没有时间参数的保证。
2. VID是CK上的输入电平，并在CK的输入电平之间的差的大小，请参阅图9，用于定义。在CK
和CK VIH和VIL界限决定的直流低电平和高电平的逻辑检测状态。
邮政信箱655303
达拉斯，德克萨斯州75265
5
CDCU877/CDCU877A
1.8 V锁相环时钟驱动器
SCAS688A - 2003年6月 - 修订2004年1月
D
1.8 -V锁相环时钟驱动器，用于
D
D
D
D
D
D
D
D
D
D
双倍数据速率（ DDR II ）的应用
扩频时钟兼容
工作频率： 10 MHz至400 MHz的
低电流消耗： <135毫安
低抖动（循环周期） ：
±30
ps
低输出偏斜： 35 ps的
低周期抖动：
±20
ps
低动态相位偏移::
±15
ps
低静态相位偏移::
±50
ps
分配一个差分时钟输入
十差分输出
52-Ball
μBGA
（微星Junior BGA ，
0.65毫米间距）和40引脚MLF
D
外部反馈引脚（ FBIN ， FBIN ）是
D
D
D
用于同步输出到
输入时钟
单端输入和单端
输出模式
达到或超过JESD82-8 PLL标准
为PC2-3200 / 4300
故障安全输入
描述
该CDCU877是分配一个差分时钟输入一个高性能，低抖动，低偏移，零延迟缓冲器
对（ CK，CK ），以10个差分对时钟输出（ YN， YN ）和一个差分对反馈的时钟输出
（ FBOUT ， FBOUT ） 。时钟输出由输入时钟（ CK，CK ）进行控制，该反馈时钟（ FBIN ， FBIN ）
在LVCMOS控制引脚（ OE ， OS） ，和模拟电源输入（ AV
DD
） 。当OE为低电平时，时钟输出，除
FBOUT / FBOUT ，被禁用，同时内部PLL继续保持其锁定的频率。 OS （输出选择）
是一个程序引脚必须连接到GND或V
DD
。当OS为高，参考功能如前所述。当
操作系统和操作环境都很低， OE一直在Y7 / Y7没有影响，他们是自由运行。当AV
DD
被接地时，PLL被接通
关闭并旁路用于测试目的。
当两个时钟输入端（ CK，CK ）为逻辑低电平时，该设备进入低功率模式。输入逻辑电路检测
在差分输入，独立于输入缓冲器，检测逻辑低电平并且执行在低功率状态下
在那里所有的输出，反馈，和PLL处于关闭状态。当被逻辑低到作为时钟输入转换
差分信号时，PLL重新开启时，输入和输出使能，并且PLL获得锁相
反馈时钟对（ FBIN ， FBIN ）和时钟输入对指定的稳定时间内（ CK，CK ）之间。
该CDCU877能够跟踪扩频时钟（ SSC ） ，从而降低EMI 。该器件在-40°C工作
至85℃ 。
可选项
TA
-40 ° C至85°C
-40 ° C至85°C
-40 ° C至85°C
-40 ° C至85°C
52球BGA
CDCU877ZQL
（无铅）
CDCU877AZQL
（无铅）
CDCU877GQL
CDCU877AGQL
40引脚MLF
CDCU877RTB
CDCU877ARTB
请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用
德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。
微星少年是德州仪器的商标。
PRODUCTION数据信息为出版日期。
产品符合每德州仪器条款规范
标准保修。生产加工并不包括
所有测试参数。
版权
2004年，德州仪器
邮政信箱655303
达拉斯，德克萨斯州75265
1
CDCU877/CDCU877A
1.8 V锁相环时钟驱动器
SCAS688A - 2003年6月 - 修订2004年1月
MICROSTAR
少年（ GQL ）封装
（ TOP VIEW ）
GND
GND
Y1
Y0
Y0
Y5
Y5
Y6
5
6
1
A
2
3
4
Y1
GND
Y2
GND
Y2
VDDQ
VDDQ
CK
VDDQ
CK
VDDQ
AGND
VDDQ
VDDQ
AVDD
GND
Y3
GND
B
Y6
GND
NB
NB
C
D
Y7
GND
Y7
OS
VDDQ
E
NB
NB
FBIN
VDDQ
FBIN
OE
FBOUT
VDDQ
VDDQ
F
G
NB
NB
H
NB
NB
FBOUT
GND
Y8
GND
RTB包装
（ TOP VIEW ）
J
K
GND
Y4
GND
Y9
Y3
Y4
Y9
Y8
40 39 38 37 36 35 34 33 32 31
NC =无连接
NB =无球
V
DDQ
Y2
Y2
CK
CK
V
DDQ
AGND
AV
DD
V
DDQ
GND
Y1
Y1
Y0
Y0
VDDQ
Y5
Y5
Y6
Y6
VDDQ
1
2
3
4
5
6
7
8
9
10
11 12 13 14 15 16 17 18 19 20
GND
30
29
28
27
26
25
24
23
22
21
Y7
Y7
V
DDQ
FBIN
FBIN
FBOUT
FBOUT
V
DDQ
OE
OS
Y3
Y3
Y4
Y4
2
邮政信箱655303
40针HP- VFQFP -N （ 6,0 X 6,0毫米的车身尺寸，
0.5 mm间距， M0 ＃ 220 ，变化VJJD - 2 ，
E2 = D2 = 2,9毫米
±
0,15毫米）封装脚位排列
达拉斯，德克萨斯州75265
VDDQ
Y9
Y9
Y8
Y8
VDDQ
CDCU877/CDCU877A
1.8 V锁相环时钟驱动器
SCAS688A - 2003年6月 - 修订2004年1月
表1.端子功能
名字
AGND
AVDD
CK
CK
FBIN
FBIN
FBOUT
FBOUT
OE
OS
GND
BGA
G1
H1
E1
F1
E6
F6
H6
G6
F5
D5
B2, B3, B4, B5,
C2，C5 ，H 2 ，H 5 ，
J2, J3, J4, J5
D2 ，D3，D4 ，E2
E5 ，F2， G2，G3
G4, G5
A 2， A 1， D 1 ，J 1 ，
K3 ，A5，A6 ，D6
J6 ， K4
A3 ，B1，C1 ，K1，
K 2 ，A 4， B 6， C 6 ，
K6, K5
MLF
7
8
4
5
27
26
24
25
22
21
10
I
I
I
I
O
O
I
I
I / O
模拟地
模拟电源
时钟输入了（从10kΩ 100 kΩ的）下拉电阻
互补时钟输入，一个（ 10 kΩ到100 kΩ的）下拉电阻
反馈时钟输入
互补反馈时钟输入
反馈时钟输出
互补反馈时钟输出
输出使能（异步）
输出选择（连接到GND或VDD ）
地
描述
VDDQ
1, 6, 9, 15, 20,
23, 28, 31, 36
38, 39, 3, 11, 14,
34, 33, 29, 19, 16
37, 40, 2, 12, 13,
35, 32, 30, 18, 17
O
逻辑和输出功率
Y[0:9]
时钟输出
Y[0:9]
O
互补的时钟输出
表2.功能表
输入
AVDD
GND
GND
GND
GND
1.8 V额定
1.8 V额定
1.8 V额定
1.8 V额定
1.8 V额定
X
OE
H
H
L
L
L
L
H
H
X
X
OS
X
X
H
L
H
L
X
X
X
X
CK
L
H
L
H
L
H
L
H
L
H
CK
H
L
H
L
H
L
H
L
L
H
Y
L
H
LZ
LZ
Y7活动
LZ
LZ
Y7活动
L
H
LZ
Y
H
L
LZ
LZ
Y7活动
LZ
LZ
Y7活动
H
L
LZ
输出
FBOUT
L
H
L
H
L
H
L
H
LZ
版权所有
FBOUT
H
L
H
L
H
L
H
L
LZ
PLL
旁路/
关闭
旁路/
关闭
旁路/
关闭
旁路/
关闭
On
On
On
On
关闭
邮政信箱655303
达拉斯，德克萨斯州75265
3
CDCU877/CDCU877A
1.8 V锁相环时钟驱动器
SCAS688A - 2003年6月 - 修订2004年1月
图1.逻辑图（正逻辑）
4
邮政信箱655303
达拉斯，德克萨斯州75265
CDCU877/CDCU877A
1.8 V锁相环时钟驱动器
SCAS688A - 2003年6月 - 修订2004年1月
在工作自由空气的温度绝对最大额定值（除非另有说明）
电源电压范围，V
DDQ
或AV
DD
。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.5V至2.5V的
输入电压范围，V
I
（见注1和2 ） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.5 V到V
DDQ
+ 0.5 V
输出电压范围，V
O
（见注1和2 ） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.5 V到V
DDQ
+ 0.5 V
输入钳位电流，I
IK
(V
I
＆ LT ; 0或V
I
＆ GT ; V
DDQ
) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
±50
mA
输出钳位电压，I
OK
(V
O
＆ LT ; 0或V
O
＆ GT ; V
DDQ
) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
±50
mA
连续输出电流，I
O
(V
O
= 0至V
DDQ
) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
±50
mA
连续电流通过每个V
DDQ
或GND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
±100
mA
存储温度范围，T
英镑
。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -65 ℃150 ℃的
超出“绝对最大额定值”列出的强调可能会造成永久性损坏设备。这些压力额定值只，和
该设备在这些或超出下标明的任何其他条件的功能操作“推荐工作条件”不
暗示。暴露于长时间处于最大绝对额定情况下会影响器件的可靠性。
注释：1.输入和输出电压额定值，可能会超过如果输入和输出钳位电流额定值观察
2.该值被限制为2.5伏的最大值。
推荐工作条件
民
VDDQ输出电源电压
AVDD电源电压
VIL
VIH
IOH
IOL
VIX
VI
VID
TA
低电平输入电压（见注2 ）
高电平输入电压（见注2 ）
低电平输出电流（参见图2）
输入差分对的跨压
输入电压电平
输入差分电压
（见注2和图9 ）
工作自由空气的温度
DC
AC
(VDDQ/2)0.15
0.3
0.3
0.6
40
1.7
见注1
OE ， OS
CK ， CK
0.65
×
VDDQ
9
9
(VDDQ/2)+0.15
VDDQ+0.3
VDDQ+0.4
VDDQ+0.4
85
喃
1.8
VDDQ
0.35
×
VDDQ
V
V
mA
mA
V
V
V
V
°C
最大
1.9
单位
V
高电平的输出电流（参见图2）
注： 1， PLL被关闭并旁路用于测试目的时， AVDD接地。在此测试模式中， VDDQ保持内
推荐工作条件，也没有时间参数的保证。
2. VID是CK上的输入电平，并在CK的输入电平之间的差的大小，请参阅图9，用于定义。在CK
和CK VIH和VIL界限决定的直流低电平和高电平的逻辑检测状态。
邮政信箱655303
达拉斯，德克萨斯州75265
5
CDCU877 ， CDCU877A
,
1.8 -V锁相环时钟驱动器
www.ti.com
SCAS688D - 2005年6月 - 修订2007年7月
特点
1.8 -V锁相环时钟驱动器，用于
双倍数据速率（ DDR II ）的应用
扩频时钟兼容
工作频率： 10 MHz至400 MHz的
低电流消耗： <135毫安
低抖动（循环周期） ：
±30
ps
低输出偏斜： 35 ps的
低周期抖动：
±20
ps
低动态相位偏移：
±15
ps
低静态相位偏移：
±50
ps
分配一个差分时钟输入到十
差分输出
52-Ball
μBGA
（微星小型BGA ，
0.65毫米间距）和40引脚MLF
外部反馈引脚（ FBIN ， FBIN ）用于
在同步输出到输入
钟
达到或超过JESD82-8 PLL标准
PC2-3200/4300
故障安全输入
描述
该CDCU877是分配一个差分时钟高性能，低抖动，低偏移，零延迟缓冲器
输入对（ CK，CK ），以10个差分对时钟输出（ YN， YN ），以及一个差分对反馈时钟的
输出（ FBOUT ， FBOUT ） 。时钟输出由输入时钟（ CK，CK ） ，所述反馈时钟进行控制
（ FBIN ， FBIN ）时， LVCMOS控制引脚（ OE ， OS） ，和模拟电源输入（ AV
DD
） 。当OE为低电平时，
时钟输出，除了FBOUT / FBOUT ，被禁用，同时内部PLL继续保持其锁定在
频率。 OS （输出选择）是一个程序引脚必须连接到GND或V
DD
。当OS高， OE功能
如先前所述。当操作系统和操作环境都为低， OE还没有影响到Y7 / Y7 ，他们是自由运行。
当AV
DD
接地， PLL被关闭，旁路用于测试目的。
当两个时钟输入端（ CK，CK ）为逻辑低电平时，该设备进入低功率模式。输入逻辑检测
电路上的差分输入，独立于输入缓冲器，检测所述逻辑低电平，并且执行在低
电源状态，所有输出，反馈，和PLL处于关闭状态。当被时钟输入转换
逻辑低是差分信号， PLL重新开启时，输入和输出使能，
锁相环获得反馈时钟对（ FBIN ， FBIN ）和时钟输入对（ CK，CK ）内的锁相
指定的稳定时间。
该CDCU877能够跟踪扩频时钟（ SSC ） ，从而降低EMI 。该器件可工作
-40 ° C至85°C 。
订购信息
T
A
52球BGA
(1)
40引脚MLF
CDCU877RHA
CDCU877ARHA
CDCU877RTB
CDCU877ARTB
CDCU877ZQL
-40 ° C至85°C
CDCU877AZQL
CDCU877GQL
CDCU877AGQL
(1)
对于最新的封装和订购信息，请参阅
封装选项附录本文档的末尾，或见
TI的网站：
www.ti.com 。
请注意，一个重要的通知有关可用性，标准保修，并在得克萨斯州的关键应用程序使用
仪器的半导体产品和免责条款及其出现在此数据表的末尾。
微星是德州仪器的商标。
PRODUCTION数据信息为出版日期。
产品符合占德州条款规范
仪器标准保修。生产加工过程中不
不一定包括所有参数进行测试。
版权所有2005-2007 ，德州仪器
CDCU877 ， CDCU877A
,
1.8 -V锁相环时钟驱动器
SCAS688D - 2005年6月 - 修订2007年7月
www.ti.com
这些器件具有有限的内置ESD保护。引线应短接在一起或设备放置在导电泡棉
储存或搬运过程中，以防止对静电损坏MOS大门。
微星少年（ ZQL ）套餐
（ TOP VIEW ）
GND
GND
Y1
Y0
Y5
Y0
Y5
Y6
5
6
1
A
2
3
4
Y1
GND
Y2
GND
Y2
V
DDQ
V
DDQ
CK
V
DDQ
CK
V
DDQ
AGND
V
DDQ
V
DDQ
AV
DD
GND
Y3
GND
B
Y6
GND
C
NB
NB
Y7
GND
Y7
OS
V
DDQ
D
E
NB
NB
FBIN
V
DDQ
FBIN
OE
FBOUT
V
DDQ
V
DDQ
F
G
NB
NB
H
NB
NB
FBOUT
GND
Y8
GND
J
K
GND
Y4
GND
Y9
Y3
Y4
A.
B.
NC =无连接
NB =无球
RHA / RTB包装（ MLF封装
（ TOP VIEW ）
Y1
Y1
Y0
Y0
VDDQ
Y5
Y5
Y6
Y6
VDDQ
40 39 38 37 36 35 34 33 32 31
Y9
Y8
V
DDQ
Y2
Y2
CK
CK
V
DDQ
AGND
AV
DD
V
DDQ
GND
1
2
3
4
5
6
7
8
9
10
GND
30
29
28
27
26
25
24
23
22
21
11 12 13 14 15 16 17 18 19 20
Y7
Y7
V
DDQ
FBIN
FBIN
FBOUT
FBOUT
V
DDQ
OE
OS
Y3
Y3
Y4
Y4
40针HP- VFQFP -N （ 6,0 X 6,0毫米的车身尺寸，
0.5 mm间距， M0 ＃ 220 ，变化VJJD - 2 ，
E2 = D2 = 2,9毫米
±
0,15毫米）封装脚位排列
2
提交文档反馈
VDDQ
Y9
Y9
Y8
Y8
VDDQ
CDCU877 ， CDCU877A
,
www.ti.com
1.8 -V锁相环时钟驱动器
SCAS688D - 2005年6月 - 修订2007年7月
终端功能
终奌站
名字
AGND
AV
DD
CK
CK
FBIN
FBIN
FBOUT
FBOUT
OE
OS
GND
GQL / ZQL
G1
H1
E1
F1
E6
F6
H6
G6
F5
D5
B2, B3, B4, B5,
C2，C5 ，H 2 ，H 5 ，
J2, J3, J4, J5
D2 ，D3，D4 ，E2
E5 ，F2， G2，G3
G4, G5
A 2， A 1， D 1 ，J 1 ，K3
A 5， A 6， D 6， J6 ，K4
A3 ，B1，C1 ，K1，
K 2 ，A 4， B 6， C 6 ，
K6, K5
RHA / RTB
7
8
4
5
27
26
24
25
22
21
10
1, 6, 9, 15, 20, 23,
28, 31, 36
3, 11, 14, 16, 19,
29, 33, 34, 38, 39
2, 12, 13, 18, 17,
30, 32, 35, 37, 40
O
O
I
I
I
I
O
O
I
I
I / O
描述
模拟地
模拟电源
时钟输入了（从10kΩ 100 kΩ的）下拉电阻
互补时钟输入，一个（ 10 kΩ到100 kΩ的）下拉
电阻器
反馈时钟输入
互补反馈时钟输入
反馈时钟输出
互补反馈时钟输出
输出使能（异步）
输出选择（连接到GND或V
DD
)
地
V
DDQ
Y[0:9]
Y[0:9]
逻辑和输出功率
时钟输出
互补的时钟输出
功能表
输入
AVDD
GND
GND
GND
GND
1.8 V额定
1.8 V额定
1.8 V额定
1.8 V额定
1.8 V额定
X
OE
H
H
L
L
L
L
H
H
X
X
OS
X
X
H
L
H
L
X
X
X
X
CK
L
H
L
H
L
H
L
H
L
H
CK
H
L
H
L
H
L
H
L
L
H
Y
L
H
L
Z
L
Z
Y7活动
L
Z
L
Z
Y7活动
L
H
L
Z
Y
H
L
L
Z
L
Z
Y7活动
L
Z
L
Z
Y7活动
H
L
L
Z
输出
FBOUT
L
H
L
H
L
H
L
H
L
Z
版权所有
FBOUT
H
L
H
L
H
L
H
L
L
Z
PLL
旁路/关
旁路/关
旁路/关
旁路/关
On
On
On
On
关闭
提交文档反馈
3
CDCU877 ， CDCU877A
,
1.8 -V锁相环时钟驱动器
SCAS688D - 2005年6月 - 修订2007年7月
www.ti.com
图1.逻辑图（正逻辑）
4
提交文档反馈
CDCU877 ， CDCU877A
,
www.ti.com
1.8 -V锁相环时钟驱动器
SCAS688D - 2005年6月 - 修订2007年7月
绝对最大额定值
(1)
在工作自由空气的温度范围内（除非另有说明）
民
V
CC
V
I
V
O
I
IK
I
OK
I
O
T
英镑
(1)
(2)
(3)
电源电压范围
输入电压范围
(2) (3)
输出电压范围
输入钳位电流
输出钳位电流
连续输出电流
连续电流通过每个V
DDQ
或GND
存储温度范围
–65
(2) (3)
最大
2.5
V
DDQ
+ 0.5
V
DDQ
+ 0.5
±50
±50
±50
±100
150
单位
V
V
V
mA
mA
mA
mA
°C
V
DDQ
或AV
DD
–0.5
–0.5
–0.5
V
I
＆ LT ; 0或V
I
＆ GT ; V
DDQ
V
O
＆ LT ; 0或V
O
＆ GT ; V
DDQ
V
O
= 0至V
DDQ
超越那些在"absolute最大ratings"上市的强调可能会造成永久性损坏设备。这些压力额定值
只，而根据"recommended操作指示的装置，在这些或超出任何其他条件的功能操作
conditions"是不是暗示。暴露于长时间处于最大绝对额定情况下会影响器件的可靠性。
如果输入和输出钳位电流额定值是所观察到的输入和输出电压额定值可能被超过。
这个值被限制为2.5伏的最大值。
推荐工作条件
民
V
CC
V
IL
V
IH
I
OH
I
OL
V
IX
V
I
V
ID
T
A
(1)
(2)
输出电源电压，V
DDQ
电源电压， AV
DD
(1)
喃
1.8
V
DDQ
最大
1.9
0.35 x垂直
DDQ
单位
V
V
V
V
mA
mA
V
V
V
V
°C
1.7
OE ， OS
CK ， CK
0.65 * V
DDQ
低电平输入电压
(2)
高电平输入电压
(2)
高电平的输出电流（见
图2）
低电平输出电流（见
图2）
输入差分对的跨压
输入电压电平
输入差分电压
(2)
（见
图9
)
工作自由空气的温度
DC
AC
(V
DDQ
/2) - 0.15
-0.3
0.3
0.6
-40
-9
9
(V
DDQ
/2) + 0.15
V
DDQ
+ 0.3
V
DDQ
+ 0.4
V
DDQ
+ 0.4
85
PLL被关闭并且被旁路时的AV用于测试目的
DD
被接地。在此测试模式，V
DDQ
保持内
推荐工作条件，没有时序参数中指定。
V
ID
是在CK上的输入电平，并在CK上的输入电平之间的差的量值，见
图9
对于定义。 CK和
CK ，V
IH
和V
IL
界限决定的直流低电平和高电平的逻辑检测状态。
提交文档反馈
5
QQ：2880707522 复制
