CDCFR83
直接Rambus 时钟发生器
SCAS665A - 2001年4月修订2002年3月
D
D
D
D
D
D
D
D
D
D
533 - MHz差分时钟源为
直接Rambus
系统内存为
1066 MHz的数据传输速率
同步的时钟域
Rambus的通道与外部系统
或处理器的时钟
三功耗工作模式,以最小化
电源为手机等
功耗敏感型应用
采用单3.3V电源和
120 mW的300兆赫(典型值)
封装在一个收缩型小外形
包装( DBQ )
支持倍频器: 4 , 6 , 8 ,
16/3
所需的PLL无需外部元件
支持独立通道时钟
扩频时钟跟踪
性能,可减少电磁干扰
专为使用TI公司的133- MHz时钟
合成CDC924和CDC921
D
D
D
循环周期抖动小于40 ps的时
533兆赫
通过Gigatest实验室认证超过
Rambus公司DRCG验证要求
支持工业级温度范围
–40
°
C至85
°
C
DBQ包装
( TOP VIEW )
V
DD
IR
REFCLK
V
DD
P
GNDP
GNDI
PclkM
SynClkN
GNDC
V
DD
C
V
DD
IPD
STOPB
PwrDnB
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
S0
S1
V
DD
O
GNDO
CLK
NC
CLKB
GNDO
V
DD
O
MULT0
MULT1
S2
描述
NC - 无内部连接
直接Rambus的时钟发生器( DRCG )提供了必要的时钟信号,以支持直接Rambus公司
内存子系统。它包括信号同步的直接Rambus的通道时钟到外部系统
或处理器的时钟。它被设计成支持一个台式机,工作站,服务器上直接Rambus内存,并
移动PC的主板。 DRCG还提供了一个广泛的直接Rambus公司的现成的,现成的解决方案
内存的应用程序。
该DRCG提供了时钟倍频和相位对准了直接Rambus内存子系统
使Rambus的信道和ASIC时钟域之间的同步通信。在直接
Rambus内存子系统,系统时钟源提供REFCLK和PCLK时钟参考的
DRCG和存储器控制器,分别。该DRCG乘以REFCLK和驱动高速BUSCLK
到RDRAMs和存储器控制器。在存储控制器的齿轮比逻辑划分PCLK和BUSCLK
频率由比M和N使得PCLKM = SYNCLKN ,其中SYNCLK = BUSCLK / 4 。该DRCG检测
PCLKM和SYNCLKN和之间的相位差来调整BUSCLK的相位,使得歪斜
PCLKM和SYNCLKN之间被最小化。这允许数据被跨越SYNCLK / PCLK的转移
边界而不会产生额外的延迟。
用户控制是通过乘法和模式选择终端提供。乘法终端提供选择
一个四个时钟频率乘以比例,产生BUSCLK频率范围从267 MHz到533 MHz的
与参考时钟从33 MHz到100 MHz的。模式选择端子可以用于选择一个
旁路模式,其中频率乘以基准时钟是直接输出到Rambus的信道对
在不要求所述的Rambus时钟和一个系统时钟之间的同步系统。测试模式
设置用于绕过PLL和输出REFCLK的Rambus公司的信道,并放置在一个所述的输出
高阻抗状态,电路板测试。
该CDCFR83的特点是操作在-40 ℃的自由空气的温度,以85 ℃。
请注意,一个重要的通知有关可用性,标准保修,并且在关键的应用程序中使用
德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。
直接Rambus和Rambus公司是Rambus公司的商标。
PRODUCTION数据信息为出版日期。
产品符合每德州仪器条款规范
标准保修。生产加工并不包括
所有测试参数。
版权
2002年,德州仪器
邮政信箱655303
达拉斯,德克萨斯州75265
1