CDCE949-Q1
SCAS891 - 2010年2月
www.ti.com
这个集成电路可以被ESD损坏。德州仪器建议所有集成电路与处理
适当的预防措施。如果不遵守正确的操作和安装程序，可以造成损坏。
ESD损害的范围可以从细微的性能下降，完成设备故障。精密集成电路可能会更
容易受到伤害，因为很小的参数变化可能导致设备不能满足其公布的规格。
描述
该CDCE949是一种模块化的，基于PLL的低成本高性能的可编程时钟合成器，乘法器，
和分频器。它可产生高达9个输出时钟从单一输入频率。每个输出可被编程
在系统的任何时钟频率高达230 MHz的，使用多达四个独立的可配置PLL 。
该CDCE949有单独的输出电源引脚，V
DDOUT
， 2.5 V至3.3 V.
输入接受外部晶振或LVCMOS时钟信号。如果一个外部晶体的情况下，芯片上的负载
电容足以满足大多数应用。负载电容值的可编程范围为020 pF的。
此外，片上的VCXO是可选择的，允许一个外部输出频率的同步
控制信号，也就是说，一个PWM信号。
深的M / N分频器比率允许零ppm的音频/视频的生成，网络（WLAN ，蓝牙 ，
以太网，全球定位系统）或接口（USB ， IEEE 1394 ，记忆棒），从参考输入频率的时钟，如
27兆赫。
所有的PLL支持SSC （扩频时钟） 。 SSC可以是中心，传播或向下传播的时钟。这
是一种常用的技术，以减少电磁干扰（EMI） 。
基于PLL频率和分频器设置，内部环路滤波器元件的自动
调整，以达到较高的稳定性，以及优化每个PLL的抖动传递特性。
设备支持的非易失性的EEPROM编写用于设备到应用的容易定制。
它是预设为出厂默认配置（见
默认设备配置
部分） 。它可以是
通过在系统重新编程为不同的应用程序配置PCB装配之前，或重新编程
编程。所有的设备设置均通过SDA / SCL总线， 2线串行接口。
三个可编程控制输入， S0，S1和S2中，可用于控制操作的各个方面，包括
频率选择，改变了SSC的参数，以降低EMI ， PLL旁路，断电，并选择
之间的低级别或三态的输出禁止功能。
该CDCE949工作在1.8 V环境。它的工作在-40 ° C至125 ° C时temprateure范围内。
订购信息
(1)
T
A
-40_C到125_C
(1)
(2)
TSSOP - PW
包
(2)
2000年卷
订购型号
CDCE949QPWRQ1
顶部端标记
CDCE949Q
对于最新的封装和订购信息，请参阅封装选项附录本文档的末尾，或见TI
网站：
www.ti.com 。
包装图纸，热数据和符号可在
www.ti.com/packaging 。
2
提交文档反馈
产品文件夹链接（ S） ：
CDCE949-Q1
2010 ，德州仪器
QQ：2880707522 复制
