【CDCE937CDCEL937www.ti.comSLAS564F - 2007年8月 - 修订20】,IC型号CDCE937,CDCE937 PDF资料,CDCE937经销商,ic,电子元器件-51电子网

CDCE937

CDCEL937

www.ti.com

SLAS564F - 2007年8月 - 修订2010年3月

可编程3 -PLL VCXO时钟合成器

与1.8 V， 2.5 V和3.3 V LVCMOS输出

检查样品：

CDCE937 ， CDCEL937

特点

可编程时钟发生器的会员

家庭

- CDCE913 / CDCEL913 ： 1 - PLL ， 3输出

- CDCE925 / CDCEL925 ： 2 - PLL ， 5输出

–

CDCE937 / CDCEL937 ： 3 -PLL ， 7输出

- CDCE949 / CDCEL949 ： 4 -PLL ， 9输出

在系统可编程和EEPROM

- 串行可编程挥发性注册

- 非易失性EEPROM来存储客户

环境

灵活的输入时钟概念

- 外部晶振： 8 MHz至32 MHz的

- 片上VCXO ：拉动范围± 150 ppm的

- 单端LVCMOS高达160 MHz的

可选的输出频率高达230 MHz的

低噪声PLL内核

- 集成的PLL环路滤波器元件

- 低周期抖动（典型值60 PS）

单独的输出电源引脚

- CDCE937 ： 3.3 V和2.5 V

- CDCEL937 ： 1.8 V

234

1.8 V器件电源

灵活的时钟驱动器

- 三种用户自定义控制输入

[ S0 / S1 / S2 ]例如， SSC选择，频率

开关，输出使能或关闭电源

- 生成高度精确的时钟为

视频，音频， USB ， IEEE1394 ， RFID ，

蓝牙，无线局域网，以太网和GPS

- 产生共同的时钟频率

使用TI达芬奇，OMAP ， DSP的

- 可编程SSC调制

- 启用0 -PPM时钟发生器

宽温度范围-40 ° C至85°C

包装采用TSSOP

为了方便开发和编程工具包

PLL设计和编程（ TI Pro的时钟）

应用

D-电视，高清电视，机顶盒， IP机顶盒， DVD播放器，

DVD刻录机，打印机

VCTR

GND

VDDOUT

晶体或

时钟输入

VCXO

LVCMOS

EEPROM

CMOS

PLL1

与SSC

CMOS

S2 / S1 / S0或

SDA / SCL

程序设计

和

控制寄存器

PLL2

与SSC

分频器

和

产量

控制

CMOS

鑫/ CLK

VDD

VCTR

GND

VDDOUT

GND

VDDOUT

XOUT

S1/SDA

S2/SCL

GND

VDDOUT

CMOS

PLL3

与SSC

CMOS

请注意，一个重要的通知有关可用性，标准保修，并在得克萨斯州的关键应用程序使用

仪器的半导体产品和免责条款及其出现在此数据表的末尾。

达芬奇， OMAP ，亲时钟是德州仪器的商标。

Bluetooth是Bluetooth SIG的商标。

以太网是Xerox Corporattion的商标。

PRODUCTION数据信息为出版日期。

产品符合占德州条款规范

仪器标准保修。生产加工过程中不

不一定包括所有参数进行测试。

CDCE937

CDCEL937

SLAS564F - 2007年8月 - 修订2010年3月

www.ti.com

这个集成电路可以被ESD损坏。德州仪器建议所有集成电路与处理

适当的预防措施。如果不遵守正确的操作和安装程序，可以造成损坏。

ESD损害的范围可以从细微的性能下降，完成设备故障。精密集成电路可能会更

容易受到伤害，因为很小的参数变化可能导致设备不能满足其公布的规格。

描述

该CDCE937和CDCEL937是模块化基于PLL的低成本，高性能，可编程时钟

合成器，乘法器和除法。它们产生高达从单个输入频率7输出时钟。每

输出可在系统编程的任何时钟频率高达230 MHz的，使用多达三个独立的

配置PLL 。

该CDCx937有单独的输出电源引脚， VDDOUT ，这是1.8 V的CDCEL937和2.5 V至3.3 V的

CDCE937.

输入接受外部晶振或LVCMOS时钟信号。如果一个外部晶体的情况下，芯片上的负载

电容足以满足大多数应用。负载电容值的可编程范围为020 pF的。

此外，片上的VCXO是可选择的，它允许到外部的输出频率的同步

控制信号，即， PWM信号。

深M / N分频比允许的零ppm的音频/视频的生成，网络（WLAN ，蓝牙，

从参考输入频率以太网，全球定位系统）或接口（USB ， IEEE 1394 ，记忆棒）的时钟，如

27兆赫。

所有的PLL支持SSC （扩频时钟）。 SSC可以是中心，传播或向下传播其时钟

是一种常用的技术，以减少电磁干扰（EMI）。

基于PLL频率和分频器设置，内部环路滤波器元件的自动

调整，以达到高稳定和每一个PLL的最佳抖动转移特性。

设备支持的非易失性的EEPROM编写为便于定制应用程序。它被预设为一工厂

默认配置（见

默认设备配置

部分）。它可以被重新编程到一个不同的

应用程序配置PCB装配之前，或通过重新编程在系统编程。所有设备设置

是可编程的，通过SDA / SCL总线， 2线串行接口。

三个可编程控制输入， S0，S1和S2中，可用于控制操作的各个方面，包括

频率选择更改SSC参数，以降低EMI ， PLL旁路，断电，并选择

之间的低级别或三态输出禁止功能。

该CDCx937工作在1.8 V环境。它的特点是操作温度范围为-40 ° C至85°C 。

终端功能的CDCE937 ， CDCEL937

名字

Y1, Y2, ...

鑫/ CLK

XOUT

CTRL

VDDOUT

GND

SDA/S1

SCL/S2

PIN TSSOP24

17, 15, 14, 7,

8, 12, 11

6, 10, 13

5, 9, 16

TYPE

动力

地

I / O或I

LVCMOS输出

晶体振荡器输入或LVCMOS时钟输入（通过SDA / SCL总线可选）

晶体振荡器的输出（悬空或拉（ 500K ）时，未使用）

VCXO控制电压（悬空或拉（ 500K ）时，未使用）

该器件的1.8V电源

CDCEL937 ：

1.8V电源的所有输出

CDCE937 ：

3.3V或2.5V电源的所有输出

地

用户可编程控制输入S0 ; LVCMOS输入;内部上拉500K

SDA ：

双向串行数据输入/输出（默认配置）。 LVCMOS ;内部上拉

500K ;或

S1:

用户可编程控制输入; LVCMOS输入;内部上拉500K

SCL ：

串行时钟输入（默认配置）， LVCMOS ;内部上拉500K ;或

S2:

用户可编程控制输入; LVCMOS输入;内部上拉500K

描述

提交文档反馈

产品文件夹链接（ S）：

CDCE937 CDCEL937

CDCE937

CDCEL937

www.ti.com

SLAS564F - 2007年8月 - 修订2010年3月

功能框图

VCTR

鑫/ CLK

VCXO

GND

输入时钟

VDDOUT

PDIV

10-Bit

CMOS

LVCMOS

XOUT

EEPROM

S1/SDA

S2/SCL

程序设计

和

SDA / SCL

MUX1

PLL1

与SSC

PLL旁路

Pdiv2

7-Bit

CMOS

Pdiv3

7-Bit

CMOS

PLL 2

与SSC

PLL旁路

MUX2

Pdiv4

7-Bit

CMOS

Pdiv5

7-Bit

CMOS

PLL 3

与SSC

PLL旁路

MUX3

Pdiv6

7-Bit

CMOS

Pdiv7

7-Bit

CMOS

绝对最大额定值

在工作自由空气的温度范围内（除非另有说明）

(1)

价值

英镑

(1)

(2)

(3)

电源电压范围

输入电压范围

(2) (3)

(2)

单位

°C

-0.5 2.5

-0.5到V

+ 0.5

-0.5到VDDOUT + 0.5

-65到150

125

输出电压范围

输入电流（V

< 0 ，V

＆ GT ; V

)

连续输出电流

存储温度范围

最高结温

强调超越那些在列

绝对最大额定值

可能对器件造成永久性损坏。这些压力额定值

该设备在这些或超出下标明的任何其他条件，仅及功能操作

推荐工作

条件

是不是暗示。暴露于长时间处于最大绝对额定情况下会影响器件的可靠性。

如果输入和输出钳位电流额定值是所观察到的输入和输出负电压额定值可能被超过。

SDA和SCL可上升到3.6V作为在规定的

推荐工作条件

表。

提交文档反馈

产品文件夹链接（ S）：

CDCE937 CDCEL937

CDCE937

CDCEL937

SLAS564F - 2007年8月 - 修订2010年3月

www.ti.com

封装热阻的TSSOP （ PW ）封装

(1)

在工作自由空气的温度范围内（除非另有说明）

参数

气流

（ LFM ）

150

热阻结到环境

200

250

500

QJT

QJB

(1)

热阻结到外壳

热阻结到董事会

热阻结到顶部

热阻结到下

—

TSSOP20

° C / W

0.8

封装的热阻抗的计算按照JESD 51 JEDEC2S2P （高K板）。

推荐工作条件

民

我（脱粒）

我（CLK）

器件的电源电压

YX输出电源电压CDCE937 ， VDDOUT

YX输出电源电压CDCEL937 ， VDDOUT

低电平输入电压LVCMOS

高电平输入电压LVCMOS

输入电压阈值LVCMOS

输入电压范围为S0

输入电压范围S1，S2， SDA，SCL ; V

我（脱粒）

= 0.5 V

输入电压范围CLK

输出电流（ VDDOUT = 3.3 V ）

输出电流（ VDDOUT = 2.5 V）

输出电流（ VDDOUT = 1.8 V ）

输出负载LVCMOS

工作自由空气的温度

–40

0.7 V

0.5 V

1.9

3.6

1.9

±12

±10

±8

°C

1.7

2.3

1.7

喃

1.8

最大

1.9

3.6

1.9

0.3 V

单位

推荐的石英/ VCXO规格

(1)

民

XTAL

ESR

(1)

(2)

晶振输入频率范围（基本模式）

等效串联电阻

牵引范围（0V

≤

VCTRL

≤

1.8 V)

(2)

频率控制电压， VCTRL

Pullability比

片上，在XIN和XOUT负载电容

±120

±150

220

喃

最大

100

单位

兆赫

PPM

有关VCXO配置，推荐水晶的详细信息，请参阅申请报告（ SCAA085 ）。

牵引范围取决于晶型，片上晶体负载电容和PCB杂散电容;最小的牵引范围± 120 ppm的

适用于晶体中的申请报告（ SCAA085 ）上市。

EEPROM规格

民

EEcyc

EEret

EEPROM的编程周期

数据保留

1000

典型值

最大

单位

周期

岁月

提交文档反馈

产品文件夹链接（ S）：

CDCE937 CDCEL937

CDCE937

CDCEL937

www.ti.com

SLAS564F - 2007年8月 - 修订2010年3月

时序要求

在电源电压，负载和工作的自由空气的温度范围内推荐

民

CLK_IN要求

CLK

/ t

税

CLK

LVCMOS时钟输入频率

PLL旁路模式

PLL模式

40%

标准

模式

民

SDA / SCL时序要求（见

图12）

SCL

SU （ START）

H（ START）

W（ SCLL ）

W（ SCLH ）

H（ SDA ）

SU（ SDA ）

SU（ STOP）

公共汽车

SCL时钟频率

启动安装程序时（ SCL ，SDA前低至高）

开始保持时间（ SDA后低SCL为低电平）

SCL为低电平脉冲持续时间

SCL高电平脉冲持续时间

SDA保持时间（ SDA后SCL为低电平有效）

SDA建立时间

SCL / SDA输入上升时间

SCL / SDA输入下降时间

停止建立时间

一个停止和启动条件之间的总线空闲时间

4.7

250

1000

300

0.6

1.3

3.45

100

0.6

1.3

0.6

100

300

0.9

400

千赫

最大

160

60%

快

模式

民

最大

兆赫

喃

最大

单位

上升和下降时间的CLK信号（20％至80％）

在V占空比CLK

单位

提交文档反馈

产品文件夹链接（ S）：

CDCE937 CDCEL937

www.ti.com

CDCE913

CDCEL913

SCAS849A - 2007年6月 - 修订2007年8月

可编程1 - PLL VCXO时钟合成器，具有1.8 V， 2.5 V和3.3 V输出

特点

可编程时钟发生器的会员

家庭

–

CDCE913 / CDCEL913 ： 1 - PLL ， 3输出

- CDCE925 / CDCEL925 ： 2 - PLL ， 5输出

- CDCE937 / CDCEL937 ： 3 -PLL ， 7输出

- CDCE949 / CDCEL949 ： 4 -PLL ， 9输出

在系统可编程和EEPROM

- 串行可编程挥发性注册

- 非易失性EEPROM来存储客户

环境

灵活的输入时钟概念

- 外部晶振： 8 MHz至32 MHz的

- 片上VCXO ：拉动范围± 150 ppm的

- 单端LVCMOS高达160 MHz的

自由选择的输出频率高达

230兆赫

低噪声PLL内核

- PLL环路滤波器元件集成

- 低周期抖动（典型值50 PS）

2345

灵活的时钟驱动器

- 三种用户自定义控制输入

[ S0 / S1 / S2 ]例如， SSC的选择，

开关频率，输出使能或

掉电

- 可编程SSC调制

- 启用0 -PPM时钟发生器

- 产生共同的时钟频率

使用TI-达芬奇，OMAP ， DSP的

- 生成高度精确的时钟为

视频，音频， USB ， IEEE1394 ， RFID ，

蓝牙， WLAN ，以太网和

全球定位系统

1.8 V器件电源

单独的输出电源引脚

- CDCE913 ： 3.3 V和2.5 V

- CDCEL913 ： 1.8 V

宽温度范围-40 ° C至85°C

包装采用TSSOP

为了方便开发和编程工具包

PLL设计和编程（ TI Pro的时钟）

应用

CTR

GND

D- TV，STB ， IP -STB ， DVD播放器， DVD刻录机，

打印机

DDOUT

CMOS

晶体或

时钟输入

VCXO

LVCMOS

EEPROM

程序设计

和

控制寄存器

PLL

与SSC

分频器

和

产量

控制

CMOS

S2 / S1 / S0或

SDA / SCL

CMOS

鑫/ CLK

CTR

GND

DDOUT

XOUT

S1/SDA

S2/SCL

GND

请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用

德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。

达芬奇， OMAP ，亲时钟是德州仪器的商标。

Bluetooth是Bluetooth SIG的商标。

I2C是飞利浦电子公司的商标。

以太网是Xerox Corporattion的商标。

2007 ，德州仪器

PRODUCTION数据信息为出版日期。

产品符合占德州条款规范

仪器标准保修。生产加工过程中不

不一定包括所有参数进行测试。

CDCE913

CDCEL913

SCAS849A - 2007年6月 - 修订2007年8月

www.ti.com

这些器件具有有限的内置ESD保护。引线应短接在一起或设备放置在导电泡棉

储存或搬运过程中，以防止对静电损坏MOS大门。

描述

该CDCE913和CDCEL913是模块化的，基于PLL的低成本，高性能，可编程时钟

合成器，乘法器和除法器。它们产生高达从单个输入频率3输出时钟。每

输出可在系统编程的任何时钟频率高达230 MHz时，使用集成的配置

PLL 。

该CDCx913有单独的输出电源引脚，V

DDOUT

，这是1.8 V的CDCEL913和2.5 V至3.3 V的

CDCE913.

输入接受外部晶振或LVCMOS时钟信号。如果一个外部晶体的情况下，芯片上的负载

电容足以满足大多数应用。负载电容值的可编程范围为020 pF的。

此外，片上的VCXO是可选择的，它允许到外部的输出频率的同步

控制信号，即PWM信号。

深的M / N分频器比率允许一代的零ppm的音频/视频，网络（WLAN ，蓝牙，

从如以太网， GPS）或接口（ USB ， IEEE1394 ，记忆棒）的时钟， 27 MHz参考输入

频率。

该PLL支持SSC （扩频时钟）。 SSC可以是中心扩频或向下蔓延时钟是

一种常用的技术，以减少电磁干扰（EMI）。

基于PLL频率和分频器设置，内部环路滤波器元件的自动

调整，以达到高稳定和优化抖动传递特性。

设备支持的非易失性的EEPROM编写用于设备到应用的容易定制。

它是预设为出厂默认配置（见

默认设备配置

部分）。它可以是

重新编程为不同的应用程序配置PCB组装，或之前重新编程通过系统

编程。所有的设备设置均通过SDA / SCL总线， 2线串行接口。

三个可编程控制输入， S0，S1和S2中，可用于选择不同的频率，或者改变SSC的

设置降低EMI ，或其它控制功能，如，禁止输出为低电平，输出三态，断电， PLL

旁路等）。

该CDCx913工作在1.8 - V环境。它的特点是操作温度范围为-40 ° C至85°C

终端功能的CDCE913 ， CDCEL913

终奌站

名字

Y1–Y3

鑫/ CLK

XOUT

CTRL

DDOUT

GND

SDA/S1

SCL/S2

PIN TSSOP14

11, 9, 8

6, 7

5, 10

I / O

动力

地

I / O或I

LVCMOS输出

晶体振荡器输入或LVCMOS时钟输入（通过SDA / SCL总线可选）

晶体振荡器的输出（悬空或不使用时拉）

VCXO控制电压（悬空或不使用时拉）

该设备1.8 V电源

CDCEL913 ：

1.8 V电源所有输出

CDCE913 ：

3.3 V或2.5 V电源所有输出

地

用户可编程控制输入S0 ; LVCMOS输入;内部上拉500K

SDA ：

双向串行数据输入/输出（缺省配置）， LVCMOS的内部

上拉;或

S1:

用户可编程控制输入; LVCMOS输入;内部上拉500K

SCL ：

串行时钟输入端LVCMOS （默认配置），内部上拉500K或

S2:

用户可编程控制输入; LVCMOS输入;内部上拉500K

描述

提交文档反馈

产品文件夹链接（ S）：

CDCE913 CDCEL913

2007 ，德州仪器

www.ti.com

CDCE913

CDCEL913

SCAS849A - 2007年6月 - 修订2007年8月

GND

输入时钟

Pdiv1

10-Bit

CMOS

DDOUT

CTR

鑫/ CLK

VCXO

XOUT

EEPROM

S1/SDA

S2/SCL

程序设计

和

SDA / SCL

与SSC

PLL旁路

MUX1

LVCMOS

PLL 1

Pdiv2

7-Bit

Pdiv3

7-Bit

CMOS

绝对最大额定值

在工作自由空气的温度范围内（除非另有说明）

(1)

价值

英镑

(1)

(2)

电源电压范围

输入电压范围

(2)

输出电压范围

(2)

单位

°C

-0.5 2.5

-0.5到V

+ 0.5

-0.5到V

+ 0.5

-65到150

125

输入电流（V

< 0 ，V

＆ GT ; V

)

连续输出电流

存储温度范围

最高结温

强调超越那些在列

绝对最大额定值

可能对器件造成永久性损坏。这些压力额定值

该设备在这些或超出下标明的任何其他条件，仅及功能操作

推荐工作

条件

是不是暗示。暴露于长时间处于最大绝对额定情况下会影响器件的可靠性。

如果输入和输出钳位电流额定值是所观察到的输入和输出负电压额定值可能被超过。

封装热阻的TSSOP （ PW ）封装

(1) (2)

在工作自由空气的温度范围内（除非另有说明）

参数

气流

（ LFM ）

热阻结到环境

150

250

500

(1)

(2)

热阻结到外壳

–

TSSOP14

° C / W

112

105

102

封装的热阻抗的计算按照JESD 51 JEDEC2S2P （高K板）。

对于最新的封装和订购信息，请参阅封装选项附录本文档的末尾，或见TI

网站：

www.ti.com 。

2007 ，德州仪器

提交文档反馈

产品文件夹链接（ S）：

CDCE913 CDCEL913

CDCE913

CDCEL913

SCAS849A - 2007年6月 - 修订2007年8月

www.ti.com

推荐工作条件

民

（脱粒）

喃

1.8

最大

1.9

3.6

1.9

0.3 V

单位

器件的电源电压

YX输出电源电压CDCE913 ，V

DDOUT

YX输出电源电压CDCEL913 ，V

DDOUT

低电平输入电压LVCMOS

高电平输入电压LVCMOS

输入电压阈值LVCMOS

输入电压范围为S0

输入电压范围S1，S2， SDA，SCL ; V

我（脱粒）

= 0.5 V

输入电压范围CLK

输出电流（ V

DDOUT

= 3.3 V)

输出电流（ V

DDOUT

= 2.5 V)

输出电流（ V

DDOUT

= 1.8 V)

输出负载LVCMOS

工作自由空气的温度

1.7

2.3

1.7

0.7 V

0.5 V

1.9

3.6

1.9

±12

±10

±8

–40

我（多个）

我（CLK）

°C

推荐的石英/ VCXO规格

(1)

民

XTAL

ESR

(1)

(2)

晶振输入频率范围（基本模式）

等效串联电阻

牵引范围（0V

≤

CTRL

≤

1.8 V)

(2)

频率控制电压，V

CTRL

Pullability比

片上，在XIN和XOUT负载电容

±120

±150

VDD

220

喃

最大

100

单位

兆赫

PPM

有关VCXO配置，推荐水晶的详细信息，请参阅申请报告（ SCAA085 ）。

牵引范围取决于晶型，片上晶体负载电容和PCB杂散电容;最小的牵引范围± 120 ppm的

适用于晶体中的申请报告（ SCAA085 ）上市。

EEPROM规格

民

EEcyc

EEret

EEPROM的编程周期

数据保留

100

典型值

1000

最大

单位

周期

岁月

提交文档反馈

产品文件夹链接（ S）：

CDCE913 CDCEL913

2007 ，德州仪器

www.ti.com

CDCE913

CDCEL913

SCAS849A - 2007年6月 - 修订2007年8月

时序要求

在电源电压，负载和工作的自由空气的温度范围内推荐

民

CLK_IN要求

CLK

/ t

LVCMOS时钟输入频率

PLL旁路模式

PLL模式

40%

标准

模式

民

SDA / SCL时序要求（见

图12）

SCL

SU （ START）

H（ START）

W（ SCLL ）

W（ SCLH ）

H（ SDA ）

SU（ SDA ）

SU（ STOP）

公共汽车

SCL时钟频率

启动安装程序时（ SCL ，SDA前低至高）

开始保持时间（ SDA后低SCL为低电平）

SCL为低电平脉冲持续时间

SCL高电平脉冲持续时间

SDA保持时间（ SDA后SCL为低电平有效）

SDA建立时间

SCL / SDA输入上升时间

SCL / SDA输入下降时间

停止建立时间

一个停止和启动条件之间的总线空闲时间

4.7

250

1000

300

0.6

1.3

3.45

100

0.6

1.3

0.6

100

300

0.9

400

千赫

μs

最大

快

模式

民

最大

160

60%

兆赫

喃

最大

单位

上升和下降时间的CLK信号（20％至80％）

在V占空比CLK

单位

2007 ，德州仪器

提交文档反馈

产品文件夹链接（ S）：

CDCE913 CDCEL913