CDCE72010

www.ti.com......................................................................................................................................................................................................

SCAS858 - 2008年6月

十大输出高性能时钟同步器，抖动消除器和时钟经销商

1

特点

高性能LVPECL ， LVDS ， LVCMOS

PLL时钟同步

两个参考时钟输入（主要和

辅助时钟），用于冗余支持

与手动或自动选择

接受两个差分输入（ LVPECL或

LVDS）引用高达500MHz （或两

LVCMOS输入高达250MHz ）的PLL

参考

VCXO_IN时钟同步到一个两

参考时钟

VCXO_IN频率高达1.5GHz （ LVPECL ）

800MHz的LVDS和250MHz的LVCMOS为

信号电平

输出可以LVPECL的组合，

LVDS和LVCMOS （最多10个差分

LVPECL或LVDS输出或多达20个LVCMOS

输出） ，输出9可以转换为一

辅助输入作为第二VC （X ）O 。

输出分频器可选择1 ， 2来划分，

3, 4, 5, 6, 8, 10, 12, 16, 18, 20, 24, 28, 30, 32, 36,

40 ，42， 48 ， 50 ，56， 60 ，64， 70，或80上的每个

单独输出高达八分频器。

（除了输出0和9 ，输出0跟随

输出1分频器和输出9遵循输出

8分频）

SPI可控设备设置

单独的输出通过SPI使能控制

接口

集成的片上非易失性存储器

（ EEPROM ）来存储设置，而无需

以应用高电压的装置

可选配置引脚来选择之间

在EEPROM中的两个默认设置存储

高效的抖动清洗从低PLL环路

带宽

非常低相位噪声PLL内核

可编程的相位偏移（输入参考

到输出）

广电荷泵电流范围

200μA至3毫安

专门的电荷泵电源为宽

调谐电压范围的VCO

预设电荷泵到V

CC_CP

/ 2快

VC的中心频率设定（X ）O ，

控制通过SPI总线

SERDES启动模式（取决于VCXO

范围）

辅助输入： 9的输出可以作为第二

VCXO输入驱动所有输出，或作为

PLL反馈信号

RESET或HOLD输入引脚作为复位或

HOLD功能

参考选择手动选择

初级和次级之间参考

钟

POWER DOWN （ PD ）把设备的待机

模式

模拟和数字PLL锁定指示灯

内部产生的VBB偏置电压

单端输入信号

频率保持模式被激活

HOLD引脚或SPI总线来提高故障保护

手术

输入到所有输出偏移控制

每路输出具有单独的偏移控制

每个输出分频器

封装采用QFN -64封装

ESD保护超过2kV的HBM

-40 ° C工业温度范围为85°

应用

低抖动时钟驱动器，用于高端电信

和无线应用

高精密检测设备

这些器件具有有限的内置ESD保护。引线应短接在一起或设备放置在导电泡棉

储存或搬运过程中，以防止对静电损坏MOS大门。

1

请注意，一个重要的通知有关可用性，标准保修，并在得克萨斯州的关键应用程序使用

仪器的半导体产品和免责条款及其出现在此数据表的末尾。

PRODUCTION数据信息为出版日期。

产品符合占德州条款规范

仪器标准保修。生产加工过程中不

不一定包括所有参数进行测试。

2008 ，德州仪器

CDCE72010

SCAS858 - JUNE 2008......................................................................................................................................................................................................

www.ti.com

描述

该CDCE72010是一款高性能，低相位噪声，低偏移的时钟同步器的同步，

VCXO （压控晶体振荡器）或VCO （压控振荡器）的频率，以两个一

参考时钟。时钟路径是完全可编程的，提供具有高度灵活性的用户。该

以下关系适用于分频器：

频率（ VCXO_IN或AUX_IN ） /频率（ PRI_REF或SEC_REF ） = （ R * M） / （P * N）

在VC （ X） O_IN时钟工作频率高达1.5GHz的通过外部VC （ X） O和环路滤波器的选择

组件。 PLL环路带宽和阻尼因子可以调整，以满足不同的系统

要求。

该CDCE72010可以锁定两个参考时钟输入（ PRI_REF和SEC_REF ）并支持1

频率保持模式的故障保护和系统冗余。该CDCE72010的输出是用户

可定义的和可高达10 LVPECL / LVDS输出或多达20个LVCMOS输出的任意组合。该

内置同步的锁存器确保所有的输出都非常低的输出歪斜同步。

所有的设备设置，包括输出信号，分频值选择，输入选择，更多的人，都

编程的SPI （ 4线串行外设接口） 。该SPI允许设备的单独控制

设置。

该器件工作在3.3V环境的特点是操作温度范围为-40 ° C至+ 85°C 。

U0P

U0N

U1P

输出分频器1

PRI _I

PFD

SE C_I

收费

泵

反馈

分频器

输出分频器2

U2P

U2N

U3P

U3N

U4P

U4N

输出分频器5

PLL_LOCK

REF_SEL

掉电

RESET或持有

MODE_SEL

AUX_SEL

SPI_MISO

SPI_LE （ CD1 ）

SPI_CLK （ CD2 ）

SPI_MOSI （ CD 3）

U1N

输出分频器3

输出分频器4

VCXO / VCO IN

U5P

U5N

U6P

输出分频器6

接口

＆放大器;控制

EEPROM

输出分频器7

U6N

U7P

U7N

U8P

输出分频器8

辅助I NPUT

U8N

U9P或AUX IN +

U9N或AUX IN -

该CDCE72010图1.高级框图

2

提交文档反馈

产品文件夹链接（ S） ：

CDCE72010

2008 ，德州仪器

CDCE72010

www.ti.com......................................................................................................................................................................................................

SCAS858 - 2008年6月

包

该CDCE72010可在一个64引脚无铅的“绿色”塑料四方扁平封装具有增强的底部

散热垫的散热。德州仪器（TI）封装标识是RGC （ S- PQFP - N64 ） 。

48

49

33

32

底部视图

顶视图

64

1

16

17

终端功能

终奌站

名字

VCC

VCC_PLL

VCC_IN

VCC_VCXO

GND

GND

VCCA

GND_CP

VCC_CP

SPI_MISO

SPI_LE

或CD1

SPI_CLK

或CD2

SPI_MOSI

或CD3

号

5,8,11,14,19

22,25,28,31

34,37,40 ，和

43

4, 63

57, 60

51, 54

32

PAD

48, 49

2

64

15

45

46

44

I / O

描述

动力

3.3V电源的输出缓冲器。有V之间没有内在联系

CC

和AV

CC

.

建议在各V

CC

使用自己的电源滤波器。

A.电源3.3V PLL供电电压PLL电路。

A.电源的3.3V基准电压输入缓冲器和电路的电源电压。

A.电源3.3V VCXO输入缓冲和电路的电源电压。

地

地

A.

地

A.电源

DO

I

I

I

地连接到散热垫内部。

地面上的散热片。参见布局建议。

A.电源3.3V内部模拟电路的电源

电荷泵模拟地

电荷泵电源引脚用于将具有相同源为外部VCO / VCXO 。

它可以设置在2.3V至3.6V 。

在SPI模式下，它是一个开漏输出，并将其用作主机和从机作为一个

从CDCE72010输出的串行控制数据。

LVCMOS输入，控制锁存使能串行编程接口（ SPI ） ，与

滞在SPI模式。

在默认的配置模式下，该引脚变为CD1 。

LVCMOS输入，串行控制时钟输入SPI总线接口，具有滞后性。

In

配置默认的模式下，该引脚变为CD2 。

LVCMOS输入，在主出从作为串行输入CDCE72010的SPI控制数据

总线接口。

在默认的配置模式下，该引脚变为CD3 ，它应该连接到

GND 。

SPI模式= H;

当驱动为高电平或悬空，则默认为SPI总线接口模式。

CD MODE = 1;

如果接低电平，器件进入配置默认模式是

由CD1， CD2，CD3，和AUX_SEL （ CTRL_LE ， CTRL_CLK和CTRL_MOSI ）构成。

在默认的配置模式下，设备负荷从各种配置默认

到EEPROM内存在启动。

MODE_SEL

16

I

2008 ，德州仪器

提交文档反馈

产品文件夹链接（ S） ：

CDCE72010

3

CDCE72010

SCAS858 - JUNE 2008......................................................................................................................................................................................................

www.ti.com

终端功能（续）

终奌站

名字

AUX_SEL

号

18

I / O

描述

该引脚用于在只有CD模式。如果设置为“ 1 ”或悬空时，禁止输出和9

使辅助输入来驱动所有输出从output0取决于以output8

EEPROM配置。如果CD模式驱动为低电平，它使输出9 ，使所有输出

由VCXO输入根据内部EEPROM配置驱动。

如果自动参考选择模式为OFF时，此引脚用作外部输入参考选择

销;

该REF_SEL信号选择两个输入时钟之一：

REF_SEL [1]： PRI_REF选择;

REF_SEL [0]： SEC_REF选择;

输入具有内部150 kΩ的

○拉

电阻，如果悬空，则默认为

逻辑电平“1”。

如果自动参考选择在ON模式，不使用该引脚。

该引脚为低电平，并且可以从外部被激活或者由于SPI中的相应位

注册（在逻辑高电平时， SPI设置有效） 。

该引脚器件切换到省电模式

输入具有内部150 kΩ的

○拉

电阻，如果悬空，则默认为

逻辑电平“1”。

这LVCMOS输入可以被编程（ SPI）来充当HOLD或RESET 。 RESET是

默认功能。该引脚为低态有效并且可以激活外部或经由

在SPI寄存器的相应位。

在复位的情况下，CP （充电泵）切换到三态，所有计数器

复位到零。 LVPECL输出是静态的低（N）和高（P），分别与所述

LVCMOS输出均为低或倒高。在HOLD ， CP的情况下（充电

泵）切换到只有三态模式。 HOLD之后被释放，并与下一个有效

基准时钟周期中，电荷泵被切换回正常操作（CP停留在

三态只要没有参考时钟是有效的） 。 HOLD期间，所有输出都在正常

操作。该模式允许“的频率保持全身”模式，外部控制。该输入具有

内置150 kΩ的

○拉

电阻器。

VCXO输入（ + ）为+ LVPECL ，LVDS +和LVCMOS电平输入。

补充VCXO输入LVPECL- ，符合LVDS输入。中的一个的LVCMOS电平的情况下

对VCXO IN输入+ ，地线该引脚。

通用输入缓冲器（ LVPECL ， LVDS ， LVCMOS ）积极投入的主要参考

时钟。

通用输入缓冲器（ LVPECL ， LVDS）的负输入端的主参考时钟。在

LVCMOS信号的情况下，这种接地引脚。

通用输入缓冲器（ LVPECL ， LVDS ， LVCMOS ）积极投入为辅助

参考时钟。

通用输入缓冲器（ LVPECL ， LVDS ， ），负输入端为辅助参考时钟。

在LVCMOS信号的情况下，这种接地引脚。

模拟测试点TI内部测试。连接一个1kΩ的下拉电阻或离开

悬空。

LVCMOS输出的TI内部测试。悬空除非它被配置为

IREF_CP引脚。在这种情况下，它应该被连接到一个12 - kΩ电阻到GND。

电荷泵输出

内部偏置电压模拟量输出

LVCMOS输出PLL_LOCK信息。该引脚置高，如果PLL处于锁定状态。这

输出可以被编程为一个数字锁定检测或模拟锁定检测（见原文

模拟锁） 。 PLL被锁定（设置为高）时，如果任一PRI_REF的上升沿或

SEC_REF时钟，并在PFD （相位频率检测器）的VCXO_IN时钟都在里面

锁定检测窗口的连续时钟周期的预定数目。

该PLL是失锁（置低）时，如果任一PRI_REF或SEC_REF时钟的上升沿

并在PFD的VCXO_IN时钟都是锁定检测窗口之外。

锁定检测窗口和连续的时钟周期是用户可定义的数目（通过

SPI接口） 。

I

REF_SEL

47

I

掉电

17

I

RESET或持有

33

I

VCXO IN +

VCXO IN-

PRI REF +

PRI REF-

SEC REF +

SEC REF-

TESTOUTA

状态

CP_OUT

VBB

53

52

59

58

62

61

1

55

3

56

I

I

I

I

I

I

A

AO / O

AO

AO

PLL_LOCK

50

AI / O

4

提交文档反馈

产品文件夹链接（ S） ：

CDCE72010

2008 ，德州仪器

CDCE72010

www.ti.com......................................................................................................................................................................................................

SCAS858 - 2008年6月

终端功能（续）

终奌站

名字

U0P ： U0N

U1P ： U1N

U2P ： U2N

U3P ： U3N

U4P ： U4N

U5P ： U5N

U6P ： U6N

U7P ： U7N

U8P ： U8N

U9P或AUXINP

号

7,6

10,9

13,12

21,20

24,23

27,26

30,29

36,35

39,38

42

I / O

描述

O

该CDCE72010的主要输出是用户可定义的和可以是最多的任意组合

9 LVPECL输出， 9 LVDS输出或多达18个LVCMOS输出。的输出是

通过SPI接口进行选择。上电时设置EEPROM配置。

I / O

正普遍输出缓冲器9可以是三态和用作阳性万向辅

输入缓冲区（它需要外部端接） 。辅助输入信号可以被路由到

驱动器的输出或反馈环路到PLL。

负万向输出缓冲器9可以是三态，并用作阴性普遍

辅助输入缓冲区（它需要外部端接） 。辅助输入信号可以是

发送到驱动器的输出或反馈环路到PLL。

U9N或AUXINN

41

I / O

打包的QFN （ RGZ ）封装热阻

(1) (2)

气流

（ LFM ）

0

100

0

100

(1)

(2)

(3)

JEDEC标准板（ 6 × 6威盛在PAD）

JEDEC标准板（ 6 × 6威盛在PAD）

推荐布局（ 10 × 10威盛在PAD）

推荐布局（ 10 × 10威盛在PAD）

θ

JP

（ ° C / W）

(3)

1.5

1.5

1.5

1.5

θ

JA

（ ° C / W）

28

17.6

22.8

13.8

封装的热阻抗的计算按照JESD 51 JEDEC2S2P （高K板） 。

连接到GND 9散热孔（直径0.3mm ） 。

θ

JP

（结 - PAD）用于QFN封装，因为主要热流从结到GND焊盘QFN封装的。

绝对最大额定值

在工作自由空气的温度范围内（除非另有说明）

民

V

CC

,

AV

CC

,

V

CC_CP

V

I

V

O

电源电压范围

(1)

输入电压范围

(2)

输出电压范围

输入电流

输出电流为LVPECL / LVCMOS输出

T

J

T

英镑

(1)

(2)

结温

存储温度范围

–65

(2)

最大

4.6

单位

V

V

V

mA

mA

°C

°C

–0.5

–0.5 V

CC

+ 0.5

–0.5 V

CC

+ 0.5

V

I

< 0 ，V

I

＆ GT ; V

CC

0℃， V

O

＆ LT ; V

CC

±20

±50

125

150

所有的电源电压必须同时提供。

如果输入和输出钳位电流额定值是所观察到的输入和输出负电压额定值可能被超过。

2008 ，德州仪器

提交文档反馈

产品文件夹链接（ S） ：

CDCE72010

5