CDCD5704
www.ti.com
SCAS823 - 2006年12月
Rambus公司的XDR 时钟发生器
特点
高速时钟支持300 - MHz的- 667- MHz的
时钟源的XDR内存子系统
红木和逻辑接口
四（漏极开路）差分输出驱动器
扩频兼容的时钟输入
分发给降低EMI
差分或单端参考时钟
输入的100 MHz或133 MHz的
串行接口产品特点：可编程
倍频器，选择任何一拖四
产出和运作模式
支持倍频的因素：
×3, ×4, ×5, ×6, ×8, ×9/2, ×15/2, ×15/4
所有的PLL环路滤波器元件
集成
低|周期到周期| 1-6周期抖动：
- 40 PS ： 300-635兆赫
- 30 PS ： 636-667兆赫
锁相环断电，如果没有有效的REF
时钟（ <10 MHz）的检测或VDD低于
1.6 V
工作于2.5V单电源（ ± 0.125 V）
包装采用TSSOP -28
商业级温度范围0 ° C至70℃
VDDP
VSSP
ISET
VSS
REFCLK
RefclkB
VDDC
VSSC
SCL
SDA
EN
ID0
ID1
绕行
1
2
3
4
5
6
7
8
9
10
11
12
13
14
PW包
（ TOP VIEW ）
28
27
26
25
24
23
22
21
20
19
18
17
16
15
VDD
CLK0
CLK0B
VSS
CLK1
CLK1B
VDD
VSS
CLK2
CLK2B
VSS
CLK3
CLK3B
VDD
P0043-01
应用
XDR内存子系统和红木逻辑
接口
描述
该CDCD5704时钟发生器提供了必要的时钟信号，以支持XDR内存子系统
和使用的参考时钟输入，带或不带扩展频谱调制红木逻辑接口。
包含在一个28引脚TSSOP封装，包括四个差分时钟输出， CDCD5704提供
现成的，现成的解决方案进行广泛的高性能接口的应用程序。
该框图说明了CDCD5704的主要部件，它包括一个锁相环，一个
旁路复用器，和四个差分输出缓冲器（ CLK0至CLK3 ） 。所有四个输出可以通过一个被禁止
逻辑低电平EN引脚的输入。的输出被使能时， EN为高电平和1的值是在其序列
接口寄存器（雷加- REGD ） 。
在PLL接收参考时钟输入信号， REFCLK ，并在一个频率等于所述输出时钟信号
输入频率倍乘因子。 PLL的输出时钟信号被馈送到差动输出缓冲器
驱动使能时钟。残疾人输出设置为高阻态。
请注意，一个重要的通知有关可用性，标准保修，并在得克萨斯州的关键应用程序使用
仪器的半导体产品和免责条款及其出现在此数据表的末尾。
Rambus公司的XDR是Rambus公司的商标。
所有其他商标均为其各自所有者的财产。
PRODUCTION数据信息为出版日期。
产品符合占德州条款规范
仪器标准保修。生产加工过程中不
不一定包括所有参数进行测试。
版权所有 2006年，德州仪器
CDCD5704
www.ti.com
SCAS823 - 2006年12月
在旁路模式下的路由的输入时钟REFCLK到差分输出缓冲器，绕过了PLL 。
以确保CDCD5704时钟发生器总是正确执行，该装置关闭PLL和
的输出处于高阻抗状态，一旦时钟输入低于10兆赫。如果电源电压VDD是
小于V
市局
中，所有逻辑门都被复位时，PLL掉电，并且输出处于高阻抗
状态。因此，该装置只开始动作，如果满足这些最低要求。
因为CDCD5704是基于锁相环电路，它需要一个稳定时间以达到锁相
PLL 。与使用外部基准时钟信号，该信号必须在固定频率和固定相位先于
启动稳定时间。
该器件采用2.5 V电源电压。该CDCD5704设备的特点是操作
从0℃至70℃。
功能框图
VDDP
VDDC
VDD
绕行
CLK0
CLK0
REFCLK
RefclkB
CLK0
PLL 1
300 MHz至667 MHz的
CLk1
MUX
CLK0B
CLK1
CLK1B
CLK2
CLK2
VDDP
VDDC
VDD
SDA
SCL
ID0
ID1
EN
动力
下
逻辑
串行接口
控制逻辑
CLK3
CLK2B
CLK3
CLK3B
ISET
RSET
电流和电压
参考
VSSP
VSSC
VSS
B0137-01
2
提交文档反馈
CDCD5704
www.ti.com
SCAS823 - 2006年12月
表1.端子功能
终奌站
名字
绕行
CLK0
CLK0B
CLK1
CLK1B
CLK2
CLK2B
CLK3
CLK3B
EN
ID0
ID1
ISET
REFCLK
RefclkB
SCL
SDA
VDD
VDDC
VDDP
VSS
VSSC
VSSP
号
14
27
26
24
23
20
19
17
16
11
12
13
3
5
6
9
10
15, 22, 28
7
1
4, 18, 21, 25
8
2
TYPE
输入
产量
产量
产量
产量
产量
产量
产量
产量
输入
输入
输入
产量
输入
输入
输入
输入
动力
动力
动力
地
地
地
描述
如果为0， PLL被旁路和PLL被关闭。
输出Clock0
互补输出Clock0
输出时钟1
互补输出时钟1
输出时钟2
互补输出时钟2
输出Clock3
互补输出Clock3
输出使能;如果为0 ，所有输出将中止。
设备ID ，位0
装置ID ，第1位
设置时钟驱动电流的外部电阻
参考时钟输入
互补参考时钟输入
串行接口的时钟， 3.3 V兼容
串行接口数据， 3.3 -V兼容
对于输出2.5 V电源
核心2.5 V电源
对于PLL 2.5 V电源
地
地面为核心
地面PLL
串行接口
以下部分介绍了串行接口编程。在一般情况下，串行接口从站支持
作为SMBus或我定义字节写入/ - 读取和字写/ - 读取协议
2
特定连接的阳离子。
串行接口操作要求
在CDCD5704串行接口逻辑块的内部定时，需要从来自定时基准
输入时钟（ REFCLK ） 。参考时钟必须存在于REFCLK引脚串行接口是
可操作性。
串行接口设备地址
A6
1
A5
1
A4
0
A3
1
A2
1
A1
ID1
A0
ID0
W / R
0/1
设备ID是由外部引脚ID0和ID1的确定。它们是设备的8位地址的一部分。
因此，四种不同的设备（ 00 ， 01 ，10，和11）可通过同样的串行接口处理。最少
显著的地址的位表示一个写或读操作。
R / W位：
0 =写CDCD5704设备
1 =从CDCD5704设备读取
提交文档反馈
3
CDCD5704
www.ti.com
SCAS823 - 2006年12月
命令代码定义
位
C7
(C6:C0)
描述
1 =字节写/ - 读取或字写/ - 读取操作
字节偏移字节写入/ - 读取或字写/ - 读取操作
十六进制代码
80h
81h
82h
十六进制代码
80h
81h
C7
1
1
1
C7
1
1
C6
0
0
0
C6
0
0
C5
0
0
0
C5
0
0
C4
0
0
0
C4
0
0
C3
0
0
0
C3
0
0
C2
0
0
0
C2
0
0
C1
0
0
1
C1
0
0
C0
0
1
0
C0
0
1
命令代码字节写/ - 读取
手术
BYTE 0
1个字节
2字节
命令代码字写/ - 读取
手术
字0 ：字节0和字节1
字1 ：字节1和字节2
串行接口泛型编程序列
1
S
7
从机地址
1
Wr
1
A
8
数据字节
1
A
1
P
S
启动条件
重复启动条件
阅读（位值= 1 ）
写（位值= 0）
应答（ACK = 0及NACK = 1）
停止条件
包错误
主机到从发送
从站到主发送
M0053-01
Sr
Rd
Wr
A
P
PE
字节写序列编程
1
S
7
从机地址
1
Wr
1
A
8
命令代码
1
A
8
数据字节
1
A
1
P
字节读取编程序列
1
S
7
从机地址
8
...
数据字节
1
Wr
1
A
1
A
1
1
P
8
命令代码
1
A
1
S
7
从机地址
1
Rd
1
A
4
提交文档反馈
CDCD5704
www.ti.com
SCAS823 - 2006年12月
Rambus公司的XDR 时钟发生器
特点
高速时钟支持300 - MHz的- 667- MHz的
时钟源的XDR内存子系统
红木和逻辑接口
四（漏极开路）差分输出驱动器
扩频兼容的时钟输入
分发给降低EMI
差分或单端参考时钟
输入的100 MHz或133 MHz的
串行接口产品特点：可编程
倍频器，选择任何一拖四
产出和运作模式
支持倍频的因素：
×3, ×4, ×5, ×6, ×8, ×9/2, ×15/2, ×15/4
所有的PLL环路滤波器元件
集成
低|周期到周期| 1-6周期抖动：
- 40 PS ： 300-635兆赫
- 30 PS ： 636-667兆赫
锁相环断电，如果没有有效的REF
时钟（ <10 MHz）的检测或VDD低于
1.6 V
工作于2.5V单电源（ ± 0.125 V）
包装采用TSSOP -28
商业级温度范围0 ° C至70℃
VDDP
VSSP
ISET
VSS
REFCLK
RefclkB
VDDC
VSSC
SCL
SDA
EN
ID0
ID1
绕行
1
2
3
4
5
6
7
8
9
10
11
12
13
14
PW包
（ TOP VIEW ）
28
27
26
25
24
23
22
21
20
19
18
17
16
15
VDD
CLK0
CLK0B
VSS
CLK1
CLK1B
VDD
VSS
CLK2
CLK2B
VSS
CLK3
CLK3B
VDD
P0043-01
应用
XDR内存子系统和红木逻辑
接口
描述
该CDCD5704时钟发生器提供了必要的时钟信号，以支持XDR内存子系统
和使用的参考时钟输入，带或不带扩展频谱调制红木逻辑接口。
包含在一个28引脚TSSOP封装，包括四个差分时钟输出， CDCD5704提供
现成的，现成的解决方案进行广泛的高性能接口的应用程序。
该框图说明了CDCD5704的主要部件，它包括一个锁相环，一个
旁路复用器，和四个差分输出缓冲器（ CLK0至CLK3 ） 。所有四个输出可以通过一个被禁止
逻辑低电平EN引脚的输入。的输出被使能时， EN为高电平和1的值是在其序列
接口寄存器（雷加- REGD ） 。
在PLL接收参考时钟输入信号， REFCLK ，并在一个频率等于所述输出时钟信号
输入频率倍乘因子。 PLL的输出时钟信号被馈送到差动输出缓冲器
驱动使能时钟。残疾人输出设置为高阻态。
请注意，一个重要的通知有关可用性，标准保修，并在得克萨斯州的关键应用程序使用
仪器的半导体产品和免责条款及其出现在此数据表的末尾。
Rambus公司的XDR是Rambus公司的商标。
所有其他商标均为其各自所有者的财产。
PRODUCTION数据信息为出版日期。
产品符合占德州条款规范
仪器标准保修。生产加工过程中不
不一定包括所有参数进行测试。
版权所有 2006年，德州仪器
CDCD5704
www.ti.com
SCAS823 - 2006年12月
在旁路模式下的路由的输入时钟REFCLK到差分输出缓冲器，绕过了PLL 。
以确保CDCD5704时钟发生器总是正确执行，该装置关闭PLL和
的输出处于高阻抗状态，一旦时钟输入低于10兆赫。如果电源电压VDD是
小于V
市局
中，所有逻辑门都被复位时，PLL掉电，并且输出处于高阻抗
状态。因此，该装置只开始动作，如果满足这些最低要求。
因为CDCD5704是基于锁相环电路，它需要一个稳定时间以达到锁相
PLL 。与使用外部基准时钟信号，该信号必须在固定频率和固定相位先于
启动稳定时间。
该器件采用2.5 V电源电压。该CDCD5704设备的特点是操作
从0℃至70℃。
功能框图
VDDP
VDDC
VDD
绕行
CLK0
CLK0
REFCLK
RefclkB
CLK0
PLL 1
300 MHz至667 MHz的
CLk1
MUX
CLK0B
CLK1
CLK1B
CLK2
CLK2
VDDP
VDDC
VDD
SDA
SCL
ID0
ID1
EN
动力
下
逻辑
串行接口
控制逻辑
CLK3
CLK2B
CLK3
CLK3B
ISET
RSET
电流和电压
参考
VSSP
VSSC
VSS
B0137-01
2
提交文档反馈
CDCD5704
www.ti.com
SCAS823 - 2006年12月
表1.端子功能
终奌站
名字
绕行
CLK0
CLK0B
CLK1
CLK1B
CLK2
CLK2B
CLK3
CLK3B
EN
ID0
ID1
ISET
REFCLK
RefclkB
SCL
SDA
VDD
VDDC
VDDP
VSS
VSSC
VSSP
号
14
27
26
24
23
20
19
17
16
11
12
13
3
5
6
9
10
15, 22, 28
7
1
4, 18, 21, 25
8
2
TYPE
输入
产量
产量
产量
产量
产量
产量
产量
产量
输入
输入
输入
产量
输入
输入
输入
输入
动力
动力
动力
地
地
地
描述
如果为0， PLL被旁路和PLL被关闭。
输出Clock0
互补输出Clock0
输出时钟1
互补输出时钟1
输出时钟2
互补输出时钟2
输出Clock3
互补输出Clock3
输出使能;如果为0 ，所有输出将中止。
设备ID ，位0
装置ID ，第1位
设置时钟驱动电流的外部电阻
参考时钟输入
互补参考时钟输入
串行接口的时钟， 3.3 V兼容
串行接口数据， 3.3 -V兼容
对于输出2.5 V电源
核心2.5 V电源
对于PLL 2.5 V电源
地
地面为核心
地面PLL
串行接口
以下部分介绍了串行接口编程。在一般情况下，串行接口从站支持
作为SMBus或我定义字节写入/ - 读取和字写/ - 读取协议
2
特定连接的阳离子。
串行接口操作要求
在CDCD5704串行接口逻辑块的内部定时，需要从来自定时基准
输入时钟（ REFCLK ） 。参考时钟必须存在于REFCLK引脚串行接口是
可操作性。
串行接口设备地址
A6
1
A5
1
A4
0
A3
1
A2
1
A1
ID1
A0
ID0
W / R
0/1
设备ID是由外部引脚ID0和ID1的确定。它们是设备的8位地址的一部分。
因此，四种不同的设备（ 00 ， 01 ，10，和11）可通过同样的串行接口处理。最少
显著的地址的位表示一个写或读操作。
R / W位：
0 =写CDCD5704设备
1 =从CDCD5704设备读取
提交文档反馈
3
CDCD5704
www.ti.com
SCAS823 - 2006年12月
命令代码定义
位
C7
(C6:C0)
描述
1 =字节写/ - 读取或字写/ - 读取操作
字节偏移字节写入/ - 读取或字写/ - 读取操作
十六进制代码
80h
81h
82h
十六进制代码
80h
81h
C7
1
1
1
C7
1
1
C6
0
0
0
C6
0
0
C5
0
0
0
C5
0
0
C4
0
0
0
C4
0
0
C3
0
0
0
C3
0
0
C2
0
0
0
C2
0
0
C1
0
0
1
C1
0
0
C0
0
1
0
C0
0
1
命令代码字节写/ - 读取
手术
BYTE 0
1个字节
2字节
命令代码字写/ - 读取
手术
字0 ：字节0和字节1
字1 ：字节1和字节2
串行接口泛型编程序列
1
S
7
从机地址
1
Wr
1
A
8
数据字节
1
A
1
P
S
启动条件
重复启动条件
阅读（位值= 1 ）
写（位值= 0）
应答（ACK = 0及NACK = 1）
停止条件
包错误
主机到从发送
从站到主发送
M0053-01
Sr
Rd
Wr
A
P
PE
字节写序列编程
1
S
7
从机地址
1
Wr
1
A
8
命令代码
1
A
8
数据字节
1
A
1
P
字节读取编程序列
1
S
7
从机地址
8
...
数据字节
1
Wr
1
A
1
A
1
1
P
8
命令代码
1
A
1
S
7
从机地址
1
Rd
1
A
4
提交文档反馈
QQ：2880707522 复制
