CDC9843
PC主板时钟合成器/驱动器
具有三态输出
SCAS559C - 1995年12月 - 修订1996年10月
D
D
D
D
D
D
D
D
D
D
D
提供系统时钟解决方案
奔腾 / 82430HX / 82430VX和
PentiumPro 82440FX芯片组
四主机时钟输出，
可编程频率
（ 50兆赫， 60兆赫和66兆赫）
六个PCI时钟输出，在半CPU
频率
一个48 -MHz的通用串行总线（USB）
时钟输出
一个24 MHz的软盘控制器输出
两个14.318 MHz的参考时钟输出
来自所有的输出时钟频率
单14.31818 MHz晶振输入
LVTTL兼容的输入和输出
内部环路滤波器的锁相环
无需外部
组件
工作在3.3 V V
CC
封装在一个塑料小外形封装
DW包装
（ TOP VIEW ）
V
CC
X1
X2
GND
OE
HCLK0
HCLK1
V
CC
HCLK2
HCLK3
GND
SEL1
SEL0
V
CC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
REF0
REF1
V
CC
sBCLK
FCCLK
GND
PCLK0
PCLK1
V
CC
PCLK2
PCLK3
GND
PCLK4
PCLK5
描述
在CDC9843是一个高性能的时钟合成器/驱动器，其产生必要的系统时钟
支持奔腾 / 82430HX / 82430VX和Pentium Pro的82440FX芯片组。四个主机时钟输出（ HCLKn ）
是可编程的，以通过SEL0和SEL1控制三个频率之一（ 50兆赫， 60兆赫或66兆赫）
输入。六个PCI时钟输出（ PCLKn ）是CPU的时钟输出一半的频率和延迟1 ns至
4纳秒从CPU时钟的上升沿。此外，通用串行总线（USB）时钟在48 MHz的输出
（ SBCLK ） ，软盘控制器时钟在24 MHz （ FCCLK ） ，和2 14.318 MHz的参考时钟输出（ REF0 ，
REF1 ）被提供。
从14.318 MHz的晶振输入生成所有的输出频率。参考时钟输入，可以提供
在X1输入，而不是晶振输入。
两个锁相环（ PLL）用于生成主机时钟频率和48 MHz的时钟频率。
片上的环路滤波器和内部反馈消除需要外部元件。在PCI时钟频率
和软盘控制器的频率是直接从主机时钟频率和USB频率得到的，
分别。 PLL电路可以在测试模式下（即， SEL0 = SEL1 = H）被绕过分发测试时钟
在X1输入提供。
在主机和PCI时钟输出提供了可靠的时钟运行低偏移/低抖动的时钟信号。所有输出
有3个国家，并通过OE启用。
因为CDC9843是基于锁相环电路，它需要一个稳定时间以实现PLL的锁相。
此稳定时间是必需的一个固定频率的下面上电和应用，固定的相位信号
在X 1，以及以下的任何变化到OE或器SELn输入。
请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用
德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。
Pentium是Intel Corporation的注册商标。
PRODUCTION数据信息为出版日期。
产品符合每德州仪器条款规范
标准保修。生产加工并不包括
所有测试参数。
版权
1996年，德州仪器
邮政信箱655303
达拉斯，德克萨斯州75265
1
CDC9843
PC主板时钟合成器/驱动器
具有三态输出
SCAS559C - 1995年12月 - 修订1996年10月
功能表
OE
L
H
H
H
H
SEL0
X
L
L
H
H
SEL1
X
L
H
L
H
X1
14.318兆赫
14.318兆赫
14.318兆赫
14.318兆赫
TCLK-
HCLKN
高阻
50兆赫
60兆赫
66兆赫
TCLK / 2
PCLKn
高阻
25 MHZ
30兆赫
33兆赫
TCLK / 4
REFN
高阻
14.318兆赫
14.318兆赫
14.318兆赫
TCLK
sBCLK
高阻
48兆赫
48兆赫
48兆赫
TCLK / 4
FCCLK
高阻
24兆赫
24兆赫
24兆赫
TCLK / 8
TCLK是X1输入测试时钟输入测试模式。
2
邮政信箱655303
达拉斯，德克萨斯州75265
CDC9843
PC主板时钟合成器/驱动器
具有三态输出
SCAS559C - 1995年12月 - 修订1996年10月
功能框图
OE
5
X2
3
OSC
28
REF0
X1
2
27
REF1
25
÷2
÷2
÷2
24
sBCLK
FCCLK
6
HCLK0
48兆赫
PLL
7
HCLK1
9
HCLK2
CPU CLK
PLL
10
HCLK3
÷2
15
PCLK5
16
13
SELECT
逻辑
18
PCLK4
SEL0
PCLK3
SEL1
12
19
PCLK2
21
PCLK1
22
PCLK0
邮政信箱655303
达拉斯，德克萨斯州75265
3
CDC9843
PC主板时钟合成器/驱动器
具有三态输出
SCAS559C - 1995年12月 - 修订1996年10月
在工作自由空气的温度范围内绝对最大额定值（除非另有说明）
电源电压范围，V
CC
。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 - 0.5 V至4.6 V
输入电压范围，V
I
（见注1 ） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 - 0.5 V至4.6 V
施加到任何输出的高阻抗状态或断电状态的电压范围内，
V
O
（见注1 ） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 - 0.5 V到V
CC
+ 0.5 V
电流转换成处于低状态的任何输出，我
O
。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 16毫安
输入钳位电流，I
IK
(V
I
< 0）。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 - 18毫安
输出钳位电流，I
OK
(V
O
< 0）。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 - 50毫安
在T最大功耗
A
= 55 ° C（在静止空气中） （见注2 ） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 TBD
存储温度范围，T
英镑
。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 - 65 ℃150 ℃的
超出“绝对最大额定值”列出的强调可能会造成永久性损坏设备。这些压力额定值只，和
该设备在这些或超出下标明的任何其他条件的功能操作“推荐工作条件”不
暗示。暴露于长时间处于最大绝对额定情况下会影响器件的可靠性。
注意：如果输入和输出钳位电流额定值观察1的输入和输出负电压额定值可能被超过。
2.最大的封装功耗采用150 ° C的结温为750密耳的电路板走线的长度来计算。
欲了解更多信息，请参阅
封装的热考虑
应用笔记中
ABT先进的BiCMOS技术数据
书，
文献编号SCBD002 。
推荐工作条件（见注3 ）
民
VCC
VIH
VIL
VI
IOH
IOL
电源电压
高电平输入电压
低电平输入电压
输入电压
高电平输出电流
低电平输出电流
0
0
3.135
2
0.8
VCC
–8
8
70
最大
3.6
单位
V
V
V
V
mA
mA
°C
TA
工作自由空气的温度
注3 ：未使用的输入必须保持高电平或低电平，以防止它们飘浮。
电气特性在推荐工作的自由空气的温度范围内（除非
另有说明）
参数
VIK
VOH
VOL
II
IOZ
ICC
Ci
Co
VCC = 3.135 V，
VCC = 3.135 V，
VCC = 3.135 V，
VCC = 3.6 V ，
VCC = 3.6 V ，
,
VCC = 3.6 V ，
VI = VCC或GND
VI = VCC或GND
VI = VCC或GND
测试条件
II = -18毫安
IOH = - 8毫安
IOL = 8毫安
VI = VCC或GND
VO = VCC或GND
,
IO = 0，
输出enabled§
输出禁用
6
6
民
2.5
0.4
±1
±10
50
1
TYP
最大
–1.2
单位
V
V
V
A
A
mA
mA
pF
pF
所有典型值是在VCC = 3.3 V.
§设备在正常工作模式下的输出空载
4
邮政信箱655303
达拉斯，德克萨斯州75265
CDC9843
PC主板时钟合成器/驱动器
具有三态输出
SCAS559C - 1995年12月 - 修订1996年10月
时序要求在推荐的电源电压范围和工作的自由空气
温度
民
经过SEL1 ， SEL0
稳定时间
OE ↑后
电后
最大
5
5
5
ms
单位
以获得其反馈信号的相位锁定到其基准信号所需的集成PLL电路的时间。为了使所得到的相位锁定，
一个固定频率，固定相位基准信号必须存在于X1 。直到获得相位锁定，规格为传播延迟和
在开关特性表中给出偏移参数不适用。
开关特性（参见图1和图2）
参数
从
（输入）
(
)
TO
（输出）
(
)
HCLKN
PCLKn
HCLKN
PCLKn
HCKLn
PCKLn
任何输出
SEL0 = L时， SEL1 = L
HCKLn
TC =
PCLKn
SEL0 = L时， SEL1 = H
SEL0 = H， SEL1 = L
SEL0 = L时， SEL1 = L
SEL0 = L时， SEL1 = H
SEL0 = H， SEL1 = L
TR §
TF §
规格只适用后， PLL稳定时间。
§上升和下降时间利用图1所示的负载电路的特征。
HCLKN
PCKLn
HCKLn
PCLKn
2
ns
45%
20
16.7
15
40
33.3
30
2
1
VCC = 3.135 V
至3.6 V ，
TA = 0 ° C至70℃
民
最大
200
400
4
±250
±350
55%
ns
ns
ns
ns
ns
ns
ns
单位
tSkew
偏移
抖动
占空比}
ps
ps
ns
ps
ps
邮政信箱655303
达拉斯，德克萨斯州75265
5
QQ：2880707522 复制
