CDC906
www.ti.com
SCAS828 - 2006年9月
可编程3 -PLL时钟合成器/乘法器/除法器
特点
高性能2 ： 6基于PLL的时钟
合成器/乘法器/除法器
用户可编程的PLL频率
通过SMBus数据易于在电路编程
接口
宽PLL分频比允许0 ppm的输出
时钟误差
产生精确的视频（ 27 MHz或54 MHz的）
和音频系统时钟来自多个
采样频率（F
S
= 16, 22.05, 24, 32,
44.1 ， 48 ， 96千赫）
时钟输入接受水晶或
单端LVCMOS或差分输入
信号
接受晶振频率为8 MHz的了
到54兆赫
接受LVCMOS或差分输入
频率高达167 MHz的
两个可编程控制输入[ S0 / S1]为
用户定义的控制信号
六路LVCMOS输出，输出
频率高达167 MHz的
LVCMOS输出可以设置为
互补信号
通过自由选择的输出频率
可编程输出开关矩阵[ 6×6 ]
包括7位后分频器每路输出
PLL环路滤波器元件集成
低周期抖动（典型值60 PS）
特点扩频时钟（ SSC ）
为降低系统的EMI
可编程传播中心SSC
调制（ ±0.1％ ，
±0.25%,
和
±0.4%)
与一位
意思相等于的相
非调制频率
可编程向下传播SSC调制
（ 1％，1.5 ％，2％和3％ ）
可编程输出摆率控制
（ SRC ），用于降低系统的EMI
独立的电源进行输出
（ 2.3 V至3.6 V）支持混合动力
供应环境
3.3 -V设备电源
商业级温度范围0 ° C至70℃
为了方便开发和编程工具包
PLL设计和编程
（ TI临钟 ）
采用20引脚TSSOP
工厂可编程的自定义
默认设置是可用的。联系TI
销售Fordes进一步的细节。
应用
数字电视
打印机/扫描仪
机顶盒
视频/音频
端子分配
PW包
（ TOP VIEW ）
S0/CLK_SEL
S1
V
CC
GND
CLK_IN0
CLK_IN1
V
CC
GND
SDATA
SCLOCK
1
2
3
4
TSSOP 20
5
间距0.65毫米
6
6.6 x 6.6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
Y5
Y4
V
CCOUT2
GND
Y3
Y2
V
CCOUT1
GND
Y1
Y0
请注意，一个重要的通知有关可用性，标准保修，并在得克萨斯州的关键应用程序使用
仪器的半导体产品和免责条款及其出现在此数据表的末尾。
亲时钟是德州仪器的商标。
PRODUCTION数据信息为出版日期。
产品符合占德州条款规范
仪器标准保修。生产加工过程中不
不一定包括所有参数进行测试。
版权所有 2006年，德州仪器
CDC906
www.ti.com
SCAS828 - 2006年9月
这些器件具有有限的内置ESD保护。引线应短接在一起或设备放置在导电泡棉
储存或搬运过程中，以防止对静电损坏MOS大门。
描述
该CDC906是最小的和强大的PLL合成器/乘法器/除法器今天可用的之一。尽管
小的物理轮廓，所述CDC906是柔性的。它必须产生一个几乎独立的输出能力
频率从一个给定的输入频率。
输入频率可以是来自于一个LVCMOS，差分输入时钟信号，或一个单一的晶体。适当的
输入波形可以经由SMBus数据接口控制器来选择。
实现一个独立的输出频率的基准分频器M和反馈分频器N代表每个PLL
可以设置从1到值高达511的M分频，并从1到4095的N分频。该PLL ， VCO
（电压控制振荡器）的频率比被路由到自由可编程输出的开关矩阵中任
六个输出。开关矩阵包括一个额外的7位后分频器（ 1至127）和一个反相逻辑
对于每个输出。
深M / N分频比允许的零PPM时钟产生任何参考输入频率（例如，
27兆赫） 。
该CDC906包括那些三锁相环其中一个支持SSC （扩频时钟） 。 PLL1 ， PLL2和
PLL3均达到设计频率为167 MHz和零ppm的应用具有广泛的优化分
因素。
PLL2也支持中心扩频和向下扩频时钟（ SSC ） 。这是一种常用的技术，以
减少电磁干扰。此外，摆率可控（ SRC ）输出的边缘尽量减少EMI噪声。
基于PLL的频率和分频器设置，内部环路滤波器元件是自动
调整，以达到较高的稳定性和PLL的最佳抖动的传输特性。
该器件可提供定制的应用程序。它是预编程了出厂默认配置（见
图13）
并且可以通过串行SMBus接口被重新编程到一个不同的应用程序的配置。
两个自由可编程输入， S0和S1 ，可用于控制每个应用的最苛刻
逻辑控制设定（输出禁用为低时，输出三态，动力下降， PLL旁路等）。
该CDC906有三个电源引脚，V
CC
, V
CCOUT1
和V
CCOUT2
. V
CC
是该设备的电源。它
采用单3.3V电源电压。 V
CCOUT1
和V
CCOUT2
是电源引脚输出。
V
CCOUT1
供给输出端Y0和Y1和V
CCOUT2
供给输出端Y2，Y3， Y4和Y5 。两路输出
电源可以为2.3 V至3.6 V.
该CDC906的特点是操作从0℃至70℃。
2
提交文档反馈
CDC906
www.ti.com
SCAS828 - 2006年9月
功能框图
V
CC
PLL旁路
VCO1绕道
PLL1
GND
V
CCOUT1
输出开关矩阵
PRG 。 9位
分频器M
PFD
滤波器
MUX
6×可编程7位分频器P0，P1， P2，P3， P4，P5和反转逻辑
LV
CMOS
Y0
PRG 。 12位
除法
VCO
LV
CMOS
Y1
CLK_IN0
CLK_IN1
XO
or
2 LVCMOS
or
迪FF erential
输入
VCO2绕道
PRG 。 9位
分频器M
PFD
滤波器
VCO
SSC
开/关
晶体或
时钟输入
PLL2
W / SSC
5× 6个可编程交换机A
6× 6程控交换机B
LV
CMOS
Y2
MUX
PRG 。 12位
除法
LV
CMOS
Y3
SO / CLK_SEL
S1
SDATA
SCLOCK
厂编入
程序设计
逻辑
SMBUS
逻辑
PRG 。 9位
分频器M
VCO3绕道
PLL3
LV
CMOS
Y4
PFD
滤波器
MUX
LV
CMOS
Y5
PRG 。 12位
除法
VCO
GND
V
CCOUT2
输出开关矩阵
5×6 - Switch A的
7位分频器
P0
输入CLK
（ PLL旁路）
6×6 - 开关B
Y0
P1
Y1
PLL 1
P2
Y2
PLL 2
非SSC
PLL 2
W / SSC
P3
Y3
P4
Y4
P5
PLL 3
Y5
程序设计
提交文档反馈
3
CDC906
www.ti.com
SCAS828 - 2006年9月
终端功能
终奌站
名字
Y0到Y5
CLK_IN0
CLK_IN1
V
CC
V
CCOUT1
V
CCOUT2
GND
S0,
CLK_SEL
S1
SDATA
SCLOCK
TSSOP20
号
11, 12, 15,
16, 19, 20
5
6
3, 7
14
18
4, 8, 13, 17
1
2
9
10
I / O
描述
O
I
I / O
动力
动力
动力
地
I
I
I / O
I
LVCMOS输出
依赖SMBus的设置， CLK_IN0是晶体振荡器的输入，也可以用作
LVCMOS输入或正差分信号输入。
依赖SMBus的设置， CLK_IN1被用作晶体振荡器的输出，也可以是
第二LVCMOS输入或负差分信号输入。
该设备3.3 V电源
电源2.5 V至3.3 V电源的输出端Y0 ， Y1
电源2.5 V至3.3 V电源的输出Y2 ， Y3 ， Y4 ， Y5
地
用户可编程控制输入S0 （ PLL旁路或掉电模式）或CLK_SEL （选择一个
两个LVCMOS时钟输入） ，依赖于SMBus的设置; LVCMOS输入;内部上拉
150 k.
用户可编程控制输入S1 （输出使能/禁用或全部输出低电平） ，依赖于
SMBus的设置; LVCMOS输入;内部上拉电阻150千欧
串行控制数据输入/输出的SMBus控制器; LVCMOS输入
串行控制时钟输入的SMBus控制器; LVCMOS输入
绝对最大额定值
在工作自由空气的温度范围内（除非另有说明）
V
CC
V
I
V
O
I
I
I
O
T
英镑
T
J
(1)
(2)
电源电压范围
输入电压
范围
(2)
输出电压范围
(2)
输入电流（V
I
< 0 ，V
I
＆ GT ; V
CC
)
连续输出电流
存储温度范围
最高结温
(1)
价值
-0.5到4.6
-0.5到V
CC
+ 0.5
- 0.5 V
CC
+ 0.5
±20
±50
-65到150
125
单位
V
V
V
mA
mA
°C
°C
强调超越那些在列
绝对最大额定值
可能对器件造成永久性损坏。这些压力额定值
该设备在这些或超出下标明的任何其他条件，仅及功能操作
推荐工作
条件
是不是暗示。长期在绝对最大额定条件下工作会影响器件的可靠性。
如果输入和输出钳位电流额定值是所观察到的输入和输出负电压额定值可能被超过。
封装热阻
为TSSOP20 （ PW ）封装
(1) (2)
参数
气流（ LFM ）
0
θ
JA
热阻结到环境
150
250
500
θ
JC
(1)
(2)
热阻结到外壳
° C / W
66.3
59.3
56.3
51.9
19.7
封装的热阻抗的计算按照JESD 51 JEDEC2S2P （高K板） 。
对于最新的封装和订购信息，请参阅封装选项附录本文档的末尾，或见TI
网站：
www.ti.com 。
4
提交文档反馈
CDC906
www.ti.com
SCAS828 - 2006年9月
推荐工作条件
在工作自由空气的温度范围内（除非另有说明）
民
V
CC
V
CCOUT1
V
CCOUT2
V
IL
V
IH
V
Ithresh
V
I
|V
ID
|
V
IC
I
OH
/ I
OL
I
OH
/ I
OL
C
L
T
A
器件的电源电压
输出Y0，Y1的电源电压
输出Y2，Y3， Y4，Y5电源电压
低电平输入电压LVCMOS
高电平输入电压LVCMOS
输入电压阈值LVCMOS
输入电压范围LVCMOS
差分输入电压
共模差分输入电压
输出电流（ 3.3V）
输出电流（ 2.5V）
输出负载LVCMOS
工作自由空气的温度
0
0
0.1
0.2
V
CC
– 0.6
±6
±4
25
70
0.7 V
CC
0.5 V
CC
3.6
3
2.3
2.3
喃
3.3
最大
3.6
3.6
3.6
0.3 V
CC
单位
V
V
V
V
V
V
V
V
V
mA
mA
pF
°C
推荐水晶规格
民
f
XTAL
ESR
C
IN
(1)
(2)
晶振输入频率范围（基本模式）
有效串联
阻力
(1) (2)
输入电容CLK_IN0和CLK_IN1
8
15
3
喃
27
最大
54
60
单位
兆赫
pF
晶体频率高于50MHz的有效串联电阻不应大于50Ω ，以确保稳定的启动条件。
最大承受功率（驱动电平）见
图16 。
时序要求
在电源电压，负载和工作，无空气温度的推荐范围
民
CLK_IN要求
f
CLK_IN
t
r
/ t
f
税
REF
f
SCLK
t
H（ START）
t
W（ SCLL ）
t
W（ SCLH ）
t
SU （ START）
t
H（ SDATA ）
t
SU （ SDATA ）
t
r
t
f
t
SU（ STOP）
t
公共汽车
t
POR
CLK_IN时钟输入频率（ LVCMOS或微分方程）
上升和下降时间CLK_IN信号（ 20 ％80 ％ ）
在V占空比CLK_IN
CC
/ 2
SCLK频率
开始保持时间
SCLK低脉冲持续时间
SCLK高脉冲持续时间
启动安装程序时
SDATA保持时间
SDATA建立时间
SCLK / SDATA输入上升时间
SCLK / SDATA输入下降时间
停止建立时间
总线空闲时间
时间在该设备必须正常运行后，上电复位
4
4.7
500
4
4.7
4
0.6
0.3
0.25
1000
300
50
40%
PLL模式
PLL旁路模式
1
0
167
167
4
60%
100
千赫
s
s
s
s
s
s
ns
ns
s
s
ms
兆赫
ns
喃最大
单位
SMBus的时序要求（见
图11）的
提交文档反馈
5
