CDC536
SCAS378G - 1994年4月 - 修订2004年7月
www.ti.com
功能框图(续)
终端功能
终奌站
名字
号
I / O
描述
时钟输入。 CLKIN提供时钟信号由CDC536时钟驱动电路进行分配。 CLKIN是
用于提供基准信号给所述集成锁相环路,其产生的时钟输出
信号。 CLKIN必须有一个固定的频率和固定的相位,为了使锁相回路,以获得
相位锁定。一旦电路被加电和有效CLKIN的信号时,一个稳定时间是
到相位锁定反馈信号到它的基准信号所需的锁相环。
CLR仅用于测试目的。 CLR连接到GND正常运行。
反馈输入。 FBIN提供反馈信号到内部PLL 。 FBIN必须被硬连接到一个
的6个时钟输出,以提供频率和相位锁定。内部PLL调节输出时钟
获得FBIN和差动CLKIN的输入之间的零相位延迟。
输出使能。 OE为输出使能所有输出。当OE为低电平时,所有输出被使能。当OE
为高电平时,所有输出处于高阻抗状态。由于用于所述锁相环的反馈信号是
直接从一个输出取,将所述输出端处于高阻抗状态,中断反馈环路;
因此,当从高至低跳变发生在OE ,使输出缓冲器,一个稳定时间
该锁相回路之前需要获得相位锁定。
输出配置选择。 SEL选择为每个输出组的输出配置(例如1 × 1/ 2× ,或
2× ) 。 (参照表1和表2)。
试验是用来绕过锁相环电路,用于该设备的工厂测试。当测试低,
所有输出操作使用PLL电路。当测试为高时,输出被放置在一个测试模式
绕过PLL电路。测试应接地正常运行。
这些输出由SEL配置以发射一半或四分之一VCO的频率。该
于CLKIN频率和输出频率之间的关系依赖于SEL 。占空比
Y输出信号的标称值为50%时,独立于CLKIN信号的占空比。
这些输出传送一半的VCO的频率。于CLKIN频率之间的关系
和输出频率取决于输出的频率反馈到FBIN 。税
Y输出信号的周期是独立于CLKIN信号的占空比的标称的50%。
CLKIN
3
I
CLR
FBIN
24
26
I
I
OE
5
I
SEL
TEST
4
25
I
I
1Y1-1Y3
7, 10, 13
O
2Y1-2Y3
22, 19, 16
O
绝对最大额定值
在工作自由空气的温度范围内(除非另有说明)
(1)
单位
电源电压范围,V
CC
输入电压范围,V
I
(见
(2)
)
(2)
)
-0.5 V至4.6 V
-0.5V至7V的
-0.5 V至5.5 V
64毫安
-20毫安
-50毫安
(3)
):
电压范围适用于任何输出高电平状态或关机状态下,V
O
(见
电流转换成处于低状态的任何输出,我
O
输入钳位电流,I
IK
(V
I
< 0 )
输出钳位电流,I
OK
(V
O
< 0 )
在T最大功耗
A
= 55 ° C(在静止空气中) (见
工作的自由空气的温度范围内,T
A
存储温度范围,T
英镑
(1)
(2)
(3)
DB包装
DL包装
0.68 W
0.7 W
0 ° C至70℃
-65 ℃150 ℃的
超越那些在"absolute最大额定值讲“ ,可能会对设备造成永久性损坏。这些压力额定值
只,而根据"recommended操作指示的装置,在这些或超出任何其他条件的功能操作
条件“是不是暗示。暴露于长时间处于最大绝对额定情况下会影响器件的可靠性。
如果输入和输出钳位电流额定值是所观察到的输入和输出负电压额定值可能被超过。
最大的封装功耗采用150 ° C的结温为75密耳板的走线长度计算。为
更多信息,请参阅
封装的热考虑
应用笔记中
ABT先进的BiCMOS技术数据手册,
文献编号SCBD002 。
4