【CDC25363.3 -V锁相环时钟驱动器具有三态输出SCAS377D - 1994年4月 - 修订】,IC型号CDC2536DB,CDC2536DB PDF资料,CDC2536DB经销商,ic,电子元器件-51电子网

CDC2536

3.3 -V锁相环时钟驱动器

具有三态输出

SCAS377D - 1994年4月 - 修订1998年10月

低输出偏移的时钟分配

和时钟产生应用

工作在3.3 V V

分配一个时钟输入至输出的六

一个选择输入配置三路输出

以操作的二分之一或双输入

频率

无需外部RC网络所需

片系列阻尼电阻器

外部反馈引脚（ FBIN ）用于

输出同步时钟输入

申请同步DRAM ，

高速微处理器

TTL兼容的输入和输出

输出驱动50 Ω并行端接

输电线路

国家的最先进的

EPIC-

ΙΙ

BiCMOS工艺设计

显著降低了功耗

分布式V

和地引脚减少

开关噪声

塑料包装28引脚收缩

小外形封装

DB包装

（ TOP VIEW ）

AGND

CLKIN

SEL

GND

1Y1

GND

1Y2

GND

1Y3

AGND

FBIN

TEST

CLR

2Y1

GND

2Y2

GND

2Y3

GND

描述

该CDC2536是一款高性能，低偏移，低抖动时钟驱动器。它使用了一个锁相回路（PLL ），以

精确对准，在频率和相位，所述时钟信号输出至所述时钟输入（ CLKIN）信号。这是

专为同步DRAM和流行的微处理器速度经营使用而设计

50兆赫100兆赫或下降到25兆赫上构造为半频输出端输出。在CDC2536

工作在3.3 V V

并设计用于驱动一个50-

传输线。该CDC2536还提供了片上

串联的阻尼电阻器，从而无需外部端接组件。

反馈（ FBIN ）输入用于同步输出时钟的频率和相位与输入时钟

（ CLKIN ）。一项所述的六个输出时钟必须反馈到FBIN对于PLL之间保持同步

CLKIN和输出。用作反馈引脚的输出被同步到相同的频率CLKIN 。

在Y输出可以配置在相，并在相同的频率CLKIN的切换。选择（ SEL ）

输入配置三根Y输出的二分之一经营或加倍CLKIN频率，取决于哪个引脚

被反馈到FBIN （见表1和表2）。所有输出信号的占空比被调整为独立的50％的

占空比的输入时钟。

输出使能（OE）提供了一种用于输出控制。当OE为高电平时，输出处于高阻抗状态。

当OE为低电平时，输出处于激活状态。试验是用于该设备的工厂测试，并且可以使用旁通

该PLL 。试验应接GND时正常工作。

请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用

德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。

EPIC - ΙΙB是德州仪器的商标。

PRODUCTION数据信息为出版日期。

产品符合每德州仪器条款规范

标准保修。生产加工并不包括

所有测试参数。

版权

1998年，德州仪器

邮政信箱655303

达拉斯，德克萨斯州75265

CDC2536

3.3 -V锁相环时钟驱动器

具有三态输出

SCAS377D - 1994年4月 - 修订1998年10月

描述（续）

含锁相环与许多产品， CDC2536不需要外部RC网络。环路滤波器

对于PLL被包含在芯片上，减少了元件数量，电路板空间和成本。

因为它是基于锁相环电路，所述CDC2536需要一个稳定时间以达到锁相

反馈信号与参考信号。这个稳定时间要求如下开机和应用

一个固定频率，在CLKIN的固定相位信号，以及下列任何更改PLL参考的或

反馈信号。这种变化发生在SEL的变化，通过测试使能PLL ，并在启用

通过OE所有输出。

在CDC2536的特点是操作从0℃至70℃。

输出配置的详细描述

在CDC2536中使用的压控振荡器（VCO）具有100兆赫至200兆赫的频率范围内，

的CDC2536输出的工作频率的两倍。 VCO的输出是由2和除以四

以提供参考频率的二分之一和四分之一VCO的频率为50 ％的占空比。 SEL

确定哪两个信号进行缓冲，以对设备输出的每个组。

一台设备的输出必须从外部连接到FBIN完成PLL 。 VCO的工作，使得所述

输出的频率与CLKIN的。在一个VCO / 2的输出被连接到FBIN的情况下，压控振荡器必须

在CLKIN频率的两倍操作导致，在相同或二分之一的操作装置输出的

CLKIN频率。如果一个VCO / 4的输出被连接到FBIN ，该装置的输出在相同或两次的CLKIN的操作

频率。

输出配置一

输出配置A是有效的，当在表1中配置为一个1×频率输出任何输出被反馈到

FBIN 。输入频率范围为CLKIN为50 MHz至100 MHz的使用输出配置A.输出时

配置为1/ 2×输出的一半CLKIN频率运行，同时配置输出， 1 ×输出操作

在相同的频率CLKIN 。

表1.输出配置一

输入

SEL

注： n = 1时，2，3

输出

1/2×

频率

无

1Yn

1×

频率

所有

2Yn

输出配置B

输出配置B是有效的，当在表2中配置为一个1×频率输出任何输出被反馈到

FBIN 。输入频率范围为CLKIN为25 MHz到50 MHz的使用输出配置B.输出时

配置为1 ×输出在CLKIN频率运行，同时配置输出为2 ×输出的操作

加倍CLKIN的频率。

表2.输出配置B

输入

SEL

注： n = 1时，2，3

输出

1×

频率

1Yn

所有

2×

频率

2Yn

无

邮政信箱655303

达拉斯，德克萨斯州75265

CDC2536

3.3 -V锁相环时钟驱动器

具有三态输出

SCAS377D - 1994年4月 - 修订1998年10月

功能框图

CLR

锁相环

CLKIN

TEST

SEL

邮政信箱655303

达拉斯，德克萨斯州75265

1Y1

1Y2

1Y3

2Y1

2Y2

2Y3

FBIN

CDC2536

3.3 -V锁相环时钟驱动器

具有三态输出

SCAS377D - 1994年4月 - 修订1998年10月

终端功能

终奌站

名字

号

I / O

描述

时钟输入。 CLKIN提供时钟信号由CDC2536时钟驱动电路进行分配。 CLKIN

提供参考信号，以集成的PLL，它产生时钟输出信号。 CLKIN必须有

一个固定频率和相位锁定环固定的相位，以获得相位锁定。一旦电路被加电

和一个有效CLKIN的信号被施加到相位锁定反馈信号所需的PLL的稳定化时间

到它的参考信号。

CLR仅用于测试目的。

反馈输入。 FBIN提供反馈信号到内部PLL 。 FBIN必须被硬连接到的所述一个

6时钟输出，以提供频率和相位锁定。内部PLL调节输出时钟，以获得零

该FBIN和差动CLKIN的输入之间的相位延迟。

输出使能。 OE为输出使能所有输出。当OE为低电平时，所有输出被使能。当OE

高，所有输出均处于高阻抗状态。因为对于PLL的反馈信号直接取自

一个输出端，把输出端处于高阻抗状态，中断反馈环路;因此，当一

高到低电平的转换发生在OE ，使能输出缓冲器， PLL之前，需要一个稳定时间

获得相位锁定。

输出配置选择。 SEL选定为每个输出组（例如1× 1/ 2×或2× ）的输出配置。

（见表1和表2）。

试验是用来绕过了PLL电路，用于该设备的工厂测试。当测试低，所有输出操作

使用PLL电路。当测试为高时，输出被放置在一个测试模式，绕过了PLL

电路。测试应接地正常运行。

这些输出由SEL配置以发射一半或四分之一VCO的频率。该

于CLKIN频率和输出频率之间的关系依赖于SEL 。的占空比

Y输出信号的标称值为50％时，独立于CLKIN信号的占空比。每路输出都有一个

内部串联电阻以抑制传输线效应和改善在负载上的信号的完整性。

这些输出传送一半的VCO的频率。于CLKIN次数之间的关系

输出频率取决于输出的频率反馈到FBIN 。的占空比

Y输出信号的标称值为50％时，独立于CLKIN信号的占空比。每路输出都有一个

内部串联电阻以抑制传输线效应和改善在负载上的信号的完整性。

CLKIN

CLR

FBIN

SEL

TEST

1Y1 – 1Y3

7, 10, 13

2Y1 – 2Y3

22, 19, 16

邮政信箱655303

达拉斯，德克萨斯州75265

CDC2536

3.3 -V锁相环时钟驱动器

具有三态输出

SCAS377D - 1994年4月 - 修订1998年10月

在工作自由空气的温度范围内绝对最大额定值（除非另有说明）

电源电压范围，V

。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 - 0.5 V至4.6 V

输入电压范围，V

（见注1 ）。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 - 0.5 V至7 V

电压范围适用于任何输出高电平状态或关机状态下，V

（见注1 ）。。。 - 0.5 V至5.5 V

电流转换成处于低状态的任何输出，我

。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 24毫安

输入钳位电流，I

< 0）。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 - 20毫安

输出钳位电流，I

< 0）。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 - 50毫安

在T最大功耗

= 55 ° C（在静止空气中）（见注2 ）。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 0.68 W

存储温度范围，T

英镑

。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 - 65 ℃150 ℃的

超出“绝对最大额定值”列出的强调可能会造成永久性损坏设备。这些压力额定值只，和

该设备在这些或超出下标明的任何其他条件的功能操作“推荐工作条件”不

暗示。暴露于长时间处于最大绝对额定情况下会影响器件的可靠性。

注意：如果输入和输出钳位电流额定值观察1的输入和输出负电压额定值可能被超过。

2.最大的封装功耗采用150 ° C的结温为75密耳板的走线长度计算。

欲了解更多信息，请参阅

封装的热考虑

应用笔记在1994年

ABT先进的BiCMOS技术

数据手册，

文献编号SCBD002B 。

推荐工作条件（见注3 ）

民

VCC

VIH

VIL

IOH

IOL

电源电压

高电平输入电压

低电平输入电压

输入电压

高电平输出电流

低电平输出电流

0.8

5.5

– 12

最大

3.6

单位

°C

工作自由空气的温度

注3 ：未使用的输入必须保持高电平或低电平，以防止它们飘浮。

电气特性在推荐工作的自由空气的温度范围内（除非

另有说明）

参数

VIK

VOH

VOL

IOZH

IOZL

ICC

VCC = 3 V ，

VCC = MIN到MAX ，

VCC = 3 V ，

VCC = 0或MAX ，

VCC = 3.6 V ，

36V

VI = VCC或GND

VO = VCC或GND

测试条件

II = -18毫安

IOH = - 100

IOH = - 12毫安

IOL = 100

IOL = 12毫安

VI = 3.6 V

VI = VCC或GND

VO = 3 V

VO = 0

输出高电平

IO = 0

输出低电平

输出禁用

TA = 25°C

民

最大

–1.2

VCC - 0.2

0.2

0.8

±10

±1

– 10

单位

对于显示为MIN和MAX的条件下，使用推荐的工作条件下，指定相应的值。

邮政信箱655303

达拉斯，德克萨斯州75265