【CDC25163.3 -V锁相环时钟驱动器SCAS579A - 1996年10月 - 修订1998年】,IC型号CDC2516DGGR,CDC2516DGGR PDF资料,CDC2516DGGR经销商,ic,电子元器件-51电子网

CDC2516

3.3 -V锁相环时钟驱动器

SCAS579A - 1996年10月 - 修订1998年1月

锁相环时钟分布

同步DRAM应用

分配一个时钟输入到四家银行

四路输出的

独立的输出使能每路输出

银行

外部反馈引脚（ FBIN ）用于

输出同步时钟输入

片系列，阻尼电阻器

无需外部RC网络所需

工作在3.3 V V

塑料包装48引脚超薄紧缩

小外形封装

DGG包装

（ TOP VIEW ）

描述

该CDC2516是一款高性能，低偏移，

低抖动，锁相回路（PLL ）时钟驱动器。它

采用锁相环（PLL）来精确地对准，在这两个频率

和相位，反馈输出（ FBOUT ）到

时钟（CLK）的输入信号。它是专

与同步DRAM使用。在CDC2516

工作在3.3 V V

并提供综合

串联阻尼电阻器，使得它非常适合

找到点至点的负载。

四家银行的四路输出提供了16个低歪斜，

输入时钟的低抖动的副本。输出信号

占空比调整为50％，

独立的占空比在输入时钟的。

输出每家银行可以启用或禁用

经由1G，2G ，3G和4G的控制分别

输入。当对G输入为高电平时，输出

切换在相位和频率上与CLK ;当

摹输入为低电平时，输出被禁止的

逻辑低状态。

1Y0

1Y1

GND

1Y2

1Y3

GND

CLK

AGND

GND

2Y0

2Y1

GND

2Y2

2Y3

4Y0

4Y1

GND

4Y2

4Y3

GND

FBIN

AGND

FBOUT

GND

3Y0

3Y1

GND

3Y2

3Y3

含锁相环与许多产品， CDC2516不需要外部RC网络。环路滤波器

对于PLL被包含在芯片上，减少了元件数量，电路板空间和成本。

因为它是基于锁相环电路，所述CDC2516需要一个稳定时间以达到锁相

反馈信号与参考信号。这个稳定时间要求如下开机和应用

一个固定频率，在CLK的固定相位信号，以及下列任何更改PLL参考的或

反馈信号。该PLL可以通过捆扎AV绕过用于测试目的

到地面。

在CDC2516的特点是操作从0℃至70℃。

请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用

德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。

PRODUCTION数据信息为出版日期。

产品符合每德州仪器条款规范

标准保修。生产加工并不包括

所有测试参数。

版权

1998年，德州仪器

邮政信箱655303

达拉斯，德克萨斯州75265

CDC2516

3.3 -V锁相环时钟驱动器

SCAS579A - 1996年10月 - 修订1998年1月

功能表

输入

CLK

(0:3)

输出

(0:3)

FBOUT

可选项

包

0 ° C至70℃

小尺寸

（ DGG ）

CDC2516DGGR

邮政信箱655303

达拉斯，德克萨斯州75265

CDC2516

3.3 -V锁相环时钟驱动器

SCAS579A - 1996年10月 - 修订1998年1月

功能框图

1Y0

1Y1

1Y2

1Y3

2Y0

2Y1

2Y2

2Y3

3Y0

3Y1

3Y2

3Y3

4Y0

CLK

FBIN

AVCC

PLL

邮政信箱655303

4Y1

4Y2

4Y3

FBOUT

达拉斯，德克萨斯州75265

CDC2516

3.3 -V锁相环时钟驱动器

SCAS579A - 1996年10月 - 修订1998年1月

终端功能

终奌站

名字

号

TYPE

描述

时钟输入。 CLK提供时钟信号，以通过所述CDC2516时钟驱动器进行分配。 CLK使用

以提供所述参考信号，以集成的PLL，它产生时钟输出信号。 CLK绝

有一个固定的次数，以便PLL获得相位锁定固定相。一旦电路通电

和一个有效CLK信号被施加，一个稳定时间为PLL相位锁定所需要的

反馈信号到它的参考信号。

反馈输入。 FBIN提供反馈信号到内部PLL 。 FBIN必须是硬连线的，以

FBOUT完成PLL 。该集成的PLL同步的CLK和FBIN使得存在

CLK和FBIN间名义上的零相位误差。

输出组启用。 1G是输出使能输出端1Y （0 ：3）。当1G为低电平时，输出1Y （0： 3）的

禁止为逻辑低电平状态。当1G高，所有输出1Y （ 0 ： 3 ）已启用，切换的同时

频率CLK 。

输出组启用。 2G是输出使能输出端2Y （0 ：3）。当2G为低电平时，输出2Y （0： 3）的

禁止为逻辑低电平状态。当2G高，所有输出2Y （ 0 ： 3 ）已启用，切换的同时

频率CLK 。

输出组启用。 3G是输出使能输出端3Y （0 ：3）。当3G为低电平时，输出3Y （0： 3）的

禁止为逻辑低电平状态。当3G高，所有输出3Y （ 0 ： 3 ）已启用，切换的同时

频率CLK 。

输出组启用。 4G是输出使能输出端4Y （0 ：3）。当4G为低电平时，输出4Y （0： 3）的

禁止为逻辑低电平状态。当4G高，所有输出4Y （ 0 ： 3 ）已启用，切换的同时

频率CLK 。

反馈输出。 FBOUT专用于外部反馈。它的开关频率为相同的频率

CLK 。当从外部连接到FBIN ， FBOUT完成PLL的反馈环路。 FBOUT有

集成的25 - Ω串联阻尼电阻。

时钟输出。这些输出提供CLK的低偏移的副本。输出端1Y （0： 3）通过1G被启用。

这些输出可以通过拉高1G的控制输入被禁用为逻辑低电平状态。每路输出

有一个集成的25 - Ω串联阻尼电阻。

时钟输出。这些输出提供CLK的低偏移的副本。输出端2Y （0： 3）经由2G被启用。

这些输出可以通过拉高2G的控制输入被禁用为逻辑低电平状态。每路输出

有一个集成的25 - Ω串联阻尼电阻。

时钟输出。这些输出提供CLK的低偏移的副本。输出3Y （0： 3）经由3G被启用。

这些输出可以通过拉高3G的控制输入被禁用为逻辑低电平状态。每路输出

有一个集成的25 - Ω串联阻尼电阻。

时钟输出。这些输出提供CLK的低偏移的副本。输出4Y （0： 3）通过4G被启用。

这些输出可以通过拉高4G的控制输入被禁用为逻辑低电平状态。每路输出

有一个集成的25 - Ω串联阻尼电阻。

模拟电源。 AVCC提供了用于模拟电路的功率参考。此外， AVCC

可用于绕过锁相环用于测试目的。当AVCC是绑在地上， PLL是

旁路和CLK直接缓冲到该设备输出。

模拟地。 AGND为模拟电路的接地参考。

电源

CLK

FBIN

FBOUT

1Y(0:3)

2, 3, 6, 7

2Y(0:3)

18, 19, 22, 26

3Y(0:3)

31, 30, 27, 26

4Y(0:3)

47, 46, 43, 42

AVCC

AGND

VCC

GND

11, 38

13, 14, 36

1, 8, 17, 24,

25, 32, 41, 48

4, 5, 10, 15,

20, 21, 28, 29,

34, 39, 44, 45

动力

地

动力

地

邮政信箱655303

达拉斯，德克萨斯州75265

CDC2516

3.3 -V锁相环时钟驱动器

SCAS579A - 1996年10月 - 修订1998年1月

在工作自由空气的温度范围内绝对最大额定值（除非另有说明）

电源电压范围，V

。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 -0.5 V至4.6 V

输入电压范围，V

（见注1 ）。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 -0.5V至6.5 V

电压范围应用于任何输出的高

或低的状态，V

（见注1和2 ）。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 -0.5 V到V

+ 0.5 V

输入钳位电流，I

＆ LT ; 0）。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 -50毫安

输出钳位电流，I

＆ LT ; 0或V

＆ GT ; V

) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

±50

连续输出电流，I

= 0至V

) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

±50

连续电流通过每个V

或GND 。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。

±100

在T最大功耗

= 55 ° C（在静止空气中）（见注3 ）。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 0.85 W

存储温度范围，T

英镑

。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。 -65 ℃150 ℃的

超出“绝对最大额定值”列出的强调可能会造成永久性损坏设备。这些压力额定值只，和

该设备在这些或超出下标明的任何其他条件的功能操作“推荐工作条件”不

暗示。暴露于长时间处于最大绝对额定情况下会影响器件的可靠性。

注意：如果输入和输出钳位电流额定值观察1的输入和输出负电压额定值可能被超过。

2.该值被限制在4.6V的最大。

3.最大的封装功耗采用150 ° C的结温为750密耳的电路板走线的长度来计算。

欲了解更多信息，请参阅

封装的热考虑

应用笔记中

ABT先进的BiCMOS技术数据

书，

文献编号SCBD002 。

推荐工作条件（见注4 ）

民

VCC

VIH

VIL

IOH

IOL

电源电压

高电平输入电压

低电平输入电压

输入电压

高电平输出电流

低电平输出电流

0.8

VCC

–12

最大

3.6

单位

°C

工作自由空气的温度

注4 ：未使用的输入必须保持高电平或低电平，以防止它们飘浮。

电气特性在推荐工作的自由空气的温度范围内（除非

另有说明）

参数

VIK

VOH

II = -18毫安

IOH = -100

IOH = -12毫安

IOH = - 6毫安

IOL = 100

IOL = 12毫安

IOL = 6毫安

VI = VCC或GND

一个输入在VCC - 0.6 V，

VI = VCC或GND

VO = VCC或GND

IO = 0 ，输出：低或高

在VCC和GND的其他投入

测试条件

VCC

MIN到MAX

3.6 V

3.3 V至3.6 V

3.3 V

VCC - 0.2

2.4

2.1

0.2

0.8

0.55

±5

500

民

TYP

最大

–1.2

单位

VOL

ICC§

对于显示为MIN和MAX的条件下，使用推荐的工作条件下，指定相应的值。

§对于AVCC的ICC ，见图5。对于动态数字ICC ，见图6 。

邮政信箱655303

达拉斯，德克萨斯州75265