CDC2509B
3.3 V锁相环时钟驱动器
SCAS613C - 1998年9月 - 修订2004年12月
D
利用
CDCVF2509A
作为替代
D
D
D
D
D
D
D
D
D
D
D
D
D
D
该装置
设计符合PC SDRAM注册
DIMM规格
扩频时钟兼容
工作频率25 MHz至125 MHz的
相位误差时间减去抖动，在66 MHz至
100兆赫
±150
ps
抖动（峰 - 峰值） ，在66 MHz至100 MHz频段
±80
ps
抖动（周期 - 周期）， 66 MHz到100 MHz的
是| 100 PS |
可在塑料24引脚TSSOP
锁相环时钟分布
同步DRAM应用
分配一个时钟输入到一个银行
五和一银行四路输出的
独立的输出使能每路输出
银行
外部反馈（ FBIN ）端子用于
在输出同步的时钟
输入
片系列阻尼电阻器
无需外部RC网络所需
工作在3.3 V
AGND
V
CC
1Y0
1Y1
1Y2
GND
GND
1Y3
1Y4
V
CC
1G
FBOUT
PW包
（ TOP VIEW ）
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
CLK
AV
CC
V
CC
2Y0
2Y1
GND
GND
2Y2
2Y3
V
CC
2G
FBIN
描述
该CDC2509B是一款高性能，低偏移，低抖动锁相环（ PLL ）时钟驱动器。他们利用锁相环（PLL）
精确地对准，在频率和相位，所述反馈（ FBOUT ）输出到时钟（CLK）的输入信号。
它们是专门为同步DRAM的使用而设计的。该CDC2509B工作在3.3 V V
CC
。他们
还提供了集成的串联阻尼电阻器，使得它非常适合驱动点至点的负载。
五个输出四路输出一家银行一家银行，并提供CLK九低偏移，低抖动的副本。产量
信号的占空比被调整为50％ ，而与占空比的CLK 。输出每家银行已启用
或通过控制（ 1G和2G ）投入分别禁用。当对G输入为高电平时，输出开关在
相位和频率上与CLK ;当对G输入为低电平时，输出被禁止在逻辑低状态。
含锁相环与许多产品， CDC2509B不需要外部RC网络。环路滤波器
对于PLL被包含在芯片上，减少了元件数量，电路板空间和成本。
因为它是基于锁相环电路，所述CDC2509B需要一个稳定时间以达到锁相
反馈信号与参考信号。此稳定时间是必需的，下列功率和应用
一个固定频率，固定相的信号在CLK和以下任何改变PLL的参考或反馈
信号。该PLL可以通过捆扎AV绕过用于测试目的
CC
到地面。
请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用
德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。
PRODUCTION数据信息为出版日期。
产品符合每德州仪器条款规范
标准保修。生产加工并不包括
所有测试参数。
版权
2001年至2004年，德州仪器
邮政信箱655303
达拉斯，德克萨斯州75265
1
CDC2509B
3.3 V锁相环时钟驱动器
SCAS613C - 1998年9月 - 修订2004年12月
描述（续）
该CDC2509B的特点是操作从0℃至70℃。
对于应用程序信息，请参阅应用报告
高速分布设计技术
CDC509/516/2509/2510/2516
（文献编号SLMA003 ）和
使用CDC2509A / 2510A PLL与传播
扩频时钟（ SSC ）
（文献编号SCAA039 ） 。
功能表
输入
1G
X
L
L
H
H
2G
X
L
H
L
H
CLK
L
H
H
H
H
1Y
(0:4)
L
L
L
H
H
输出
2Y
(0:3)
L
L
H
L
H
FBOUT
L
H
H
H
H
功能框图
1G
11
3
1Y0
4
1Y1
5
1Y2
8
1Y3
9
14
1Y4
2G
21
2Y0
20
2Y1
CLK
24
FBIN
13
AVCC
23
2
PLL
可选项
邮政信箱655303
17
2Y2
16
2Y3
12
FBOUT
达拉斯，德克萨斯州75265
CDC2509B
3.3 V锁相环时钟驱动器
SCAS613C - 1998年9月 - 修订2004年12月
包
TA
0 ° C至70℃
小尺寸
（ PW ）
CDC2509BPWR
终端功能
终奌站
名字
号
I / O
描述
时钟输入。 CLK提供时钟信号，以通过所述CDC2509B和CDC2510B时钟分发
驱动程序。 CLK被用来提供基准信号给所述集成PLL，它产生时钟输出
信号。 CLK必须具有固定频率和固定相位的锁相环，以获得相位锁定。一旦
电路被加电和有效的CLK信号被施加，需要在PLL的稳定化时间
相位锁定反馈信号到它的参考信号。
反馈输入。 FBIN提供反馈信号到内部PLL 。 FBIN必须是硬连线的，以
FBOUT完成PLL 。该集成的PLL同步的CLK和FBIN使得存在名义上
CLK和FBIN之间的零相位误差。
输出组启用。 1G是输出使能输出端1Y （0 ：4）。当1G为低电平时，输出1Y （0： 4）是
禁止为逻辑低电平状态。当1G高，所有输出1Y （ 0 ： 4 ）已启用，切换的同时
频率CLK 。
输出组启用。 2G是输出使能输出端2Y （0 ：3）。当2G为低电平时，输出2Y （0： 3）的
禁止到逻辑低状态。当2G高，所有输出2Y （ 0 ： 3 ）已启用，切换的同时
频率CLK 。
反馈输出。 FBOUT专用于外部反馈。它的开关频率为相同的频率CLK 。
当从外部连接到FBIN ， FBOUT完成PLL的反馈环路。 FBOUT有
集成的25 - Ω串联阻尼电阻。
时钟输出。这些输出提供CLK的低偏移的副本。输出银行1Y （ 0 ： 4 ）通过启用
1G输入。这些输出可以通过拉高1G的控制输入被禁用为逻辑低电平状态。每
输出具有一个集成的25 - Ω串联阻尼电阻。
时钟输出。这些输出提供CLK的低偏移的副本。输出银行2Y （0： 3）是通过使
2G输入。这些输出可以通过拉高2G的控制输入被禁用为逻辑低电平状态。每
输出具有一个集成的25 - Ω串联阻尼电阻。
模拟电源。 AVCC提供了用于模拟电路的功率参考。此外， AVCC可以
用于绕过了PLL用于测试目的。当AVCC是绑在地上， PLL被旁路，
CLK被直接缓冲到该设备输出。
模拟地。 AGND为模拟电路的接地参考。
电源
地
CLK
24
I
FBIN
13
I
1G
11
I
2G
14
I
FBOUT
12
O
1Y (0:4)
3, 4, 5, 8, 9
O
2Y (0:3)
16, 17, 20, 21
O
AVCC
AGND
VCC
GND
23
1
2, 10, 15, 22
6, 7, 18, 19
动力
地
动力
地
邮政信箱655303
达拉斯，德克萨斯州75265
3
CDC2509B
3.3 V锁相环时钟驱动器
SCAS613C - 1998年9月 - 修订2004年12月
在工作自由空气的温度范围内绝对最大额定值（除非另有说明）
电源电压范围：
AV
CC
（见注1 ） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 AV
CC
＆ LT ; V
CC
+0.7 V
V
CC
。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.5 V至4.6 V
输入电压范围，V
I
（见注2 ） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.5V至6.5 V
电压范围的高或低状态适用于任何输出，
V
O
（见注2和3）。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.5 V到V
CC
+ 0.5 V
输入钳位电流，I
IK
(V
I
＆ LT ; 0）。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -50毫安
输出钳位电流，I
OK
(V
O
＆ LT ; 0或V
O
＆ GT ; V
CC
) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
±50
mA
连续输出电流，I
O
(V
O
= 0至V
CC
) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
±50
mA
连续电流通过每个V
CC
或GND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
±100
mA
在T最大功耗
A
= 55 ° C（在静止空气中） （见注4 ） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 0.7 W
存储温度范围，T
英镑
。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -65 ℃150 ℃的
超出“绝对最大额定值”列出的强调可能会造成永久性损坏设备。这些压力额定值只，和
该设备在这些或超出下标明的任何其他条件的功能操作“推荐工作条件”不
暗示。暴露于长时间处于最大绝对额定情况下会影响器件的可靠性。
注： 1， AVCC
不得
超过VCC 。
2.如果输入和输出钳位电流额定值是所观察到的输入和输出负电压额定值可能被超过。
3.该值被限制在4.6V的最大。
4.最大的封装功耗使用150 ° C的结温为750密耳的电路板走线的长度来计算。
欲了解更多信息，请参阅
封装的热考虑
应用笔记中
ABT先进的BiCMOS技术数据
书，
文献编号SCBD002 。
推荐工作条件（见注5 ）
民
电源电压VCC ， AVCC
高电平输入电压， VIH
低电平输入电压， VIL
输入电压VI
高层次的输出电流， IOH
低电平输出电流， IOL
经营自由的空气温度， TA
注5 ：未使用的输入必须保持高电平或低电平，以防止它们飘浮。
0
0
3
2
0.8
VCC
12
12
70
最大
3.6
单位
V
V
V
V
mA
mA
°C
4
邮政信箱655303
达拉斯，德克萨斯州75265
CDC2509B
3.3 V锁相环时钟驱动器
SCAS613C - 1998年9月 - 修订2004年12月
电气特性在推荐工作的自由空气的温度范围内（除非
另有说明）
参数
VIK
VOH
II = -18毫安
IOH = -100
A
IOH = -12毫安
IOH = - 6毫安
IOL = 100
A
IOL = 12毫安
IOL = 6毫安
VI = VCC或GND
VI = VCC或GND ，
一个输入在VCC - 0.6 V，
VI = VCC或GND
VO = VCC或GND
IO = 0 ，输出：低或高
在VCC和GND的其他投入
测试条件
VCC ， AVCC
3V
MIN到MAX
3V
3V
MIN到MAX
3V
3V
3.6 V
3.6 V
3.3 V至3.6 V
3.3 V
3.3 V
4
6
民
VCC0.2
2.1
2.4
0.2
0.8
0.55
±5
10
500
A
A
A
pF
pF
V
TYP
最大
1.2
单位
V
V
VOL
II
ICC§
I
CC
Ci
Co
对于显示为MIN和MAX的条件下，使用推荐的工作条件下，指定相应的值。
对于IC卡的AVCC的，和ICC与频率（见图7和8）。
时序要求在推荐的电源电压范围和工作的自由空气
温度
民
FCLK
时钟频率
输入时钟的占空比
稳定时间
25
40%
最大
125
60%
1
ms
单位
兆赫
以获得其反馈信号的相位锁定到其基准信号所需的集成PLL电路的时间。为获得相位锁定到一个
固定频率，固定相位基准信号必须存在于CLK 。直到获得相位锁定，规格为传播延迟，歪斜，
和开关特性表中给定的抖动参数不适用。此参数不适用于根据输入的调制
SSC的应用。
开关特性在推荐的电源电压范围和工作的自由空气
温度，C
L
= 30 pF的（见注6和图1和图2 ）
参数
tphase错误 - 抖动
（见注7和8 ，
图3 ，图4和5）
TSK （ O） ＃
抖动（峰峰值）
（参见图6）
抖动（周期循环）
（参见图6）
占空比
CLKIN = 66兆赫至100兆赫
任何Y或FBOUT
F（ CLKIN > 60兆赫）
任何Y或FBOUT
45%
|100|
55%
ns
ns
从
（ INPUT） /条件
TO
（输出）
VCC ， AVCC = 3.3 V
±
0.165 V
民
150
典型值
最大
150
VCC ， AVCC = 3.3 V
±
0.3 V
民
200
典型值
最大
200
200
80
80
ps
ps
ps
单位
CLKIN ↑ = 66兆赫到100兆赫
任何Y或FBOUT
FBIN ↑
任何Y或FBOUT
任何Y或FBOUT
tr
任何Y或FBOUT
1.3
1.9
0.8
2.1
tf
任何Y或FBOUT
1.7
2.5
1.2
2.7
这些参数未经过生产测试。
＃的TSK （O ）规范仅适用于所有输出的负载相等。
注释： 6.规范在此表中的参数仅适用后的任何合适的稳定时间后。
7.这被认为是静态的相位误差。
8.相位误差不包括抖动。总的相位误差为 - 230 ps至230 ps的为5 ％ VCC范围。
邮政信箱655303
达拉斯，德克萨斯州75265
5
QQ：2880707522 复制
