CS5345

104分贝， 24位， 192千赫立体声音频ADC

A / D转换功能

多位Δ-Σ调制器

104分贝动态范围

-95 dB的THD + N

立体声6 ： 1输入多路复用器

可编程增益放大器ER（ PGA ）

- ± 12分贝增益，0.5分贝步长

- 零交叉，点击免费转换

立体声麦克风输入

- 32分贝增益级

- 低噪声偏置电源

高达192 kHz的采样率

可选串行音频接口格式

- 左对齐多达24位

- IS高达24位

高通滤波器或直流偏移校准

概述

该CS5345集成了一个模拟多路复用器，编程器

序的增益放大器和立体声音频模拟到数字

转换器。的CS5345进行立体声模 - digi-

TAL （A / D）转换至24位串行值的

采样率高达192 kHz 。

A 6 ： 1立体声输入复用器包括用于选择

之间的线路电平与麦克风电平输入。该

麦克风输入路径包括32分贝增益级

和低噪声偏置电压源。在PGA是可用

可用于线路或麦克风输入，并提供

增益±12分贝0.5分贝步/衰减。

PGA的输出之后是一种先进的5th-

订单，多位Δ-Σ调制器和数字滤波器 -

荷兰国际集团/抽取。采样数据是由所发射的

从4 kHz到192 kHz的串行音频接口速率

无论是从或主模式。

集成的电平转换器可方便的接口BE-

补间的CS5345和其他设备工作在一个

宽范围的逻辑电平。

该CS5345是采用48引脚LQFP封装

商业（ -10 °至+ 70 ° C）和汽车（ -40°至

+ 105 ℃）级。该CDB5345客户Demonstra-

灰板也可用于设备的评估和

实施意见。请参阅

“订购

第41页上的信息“

完整的详细信息。

系统特点

掉电模式

+3.3 V至+5 V模拟电源供电，标称

+3.3 V至+5 V数字供电，标称

直接接口与1.8 V至5 V的逻辑电平

与CS4245引脚兼容

1.8 V至5 V

3.3 V至5 V

3.3 V至5 V

电平转换器

IC / SPI

控制数据

打断

溢流

RESET

寄存器配置

PCM串行接口

内部电压

参考

左PGA输出

正确的PGA输出

立体声输入1

立体声输入2

立体声输入3

PGA

MUX

PGA

32分贝

高通

滤波器

低延时

抗混叠滤波器

多位

过采样

ADC

多位

过采样

ADC

串行

音频

产量

水平

翻译者

高通

滤波器

低延时

抗混叠滤波器

立体声输入4 /

麦克风输入1 & 2

立体声输入5

立体声输入6

32分贝

http://www.cirrus.com

版权

Cirrus Logic公司， 2007年公司

（版权所有）

八月'07

DS658F2

CS5345

目录

1.引脚说明

......................................................................................................................... 5

2.特性和规格............................................. ......................................... 7

指定的运行条件............................................... .............................................. 7

绝对最大额定值....................................................................................................... 7

ADC的模拟特性............................................... .................................................. 8 ..

ADC的模拟特性............................................... .................................................. 10

ADC数字滤波器特性.............................................. ....................................... 11

PGAOUT模拟特性............................................... ........................................... 12

PGAOUT模拟特性............................................... ........................................... 13

PGAOUT模拟特性............................................... ........................................... 14

DC电气特性............................................... .............................................. 15

数字接口特性............................................... ....................................... 16

开关特性 - 串行音频端口............................................ ................. 17

开关特性 - 控制端口 - IC格式.......................................... .. 20

开关特性 - 控制端口 - SPI格式.......................................... 21

3.典型连接图............................................. .................................................. .... 22

4.应用................................................................................................................................... 23

4.1推荐的上电顺序............................................ ................................................. 23

4.2系统时钟............................................................................................................................. 23

4.2.1主时钟......................................................................................................................... 23

4.2.2主模式......................................................................................................................... 24

4.2.3从模式........................................................................................................................... 24

4.3高通滤波器和直流偏移校准......................................... ........................................... 24

4.4模拟输入多路复用器， PGA和麦克风增益........................................ ........................................ 25

4.5输入端子........................................................................................................................... 25

4.6 PGA辅助模拟输出......................................................................................................... 25

4.7控制端口的描述和时序............................................ .................................................. 26

4.7.1 SPI模式............................................................................................................................... 26

4.7.2 IC模式................................................................................................................................ 26

4.8中断和溢出.................................................................................................................. 28

4.9复位.............................................................................................................................................. 28

4.10同步多个设备............................................. ................................................ 28

4.11接地和电源去耦............................................ ........................................ 28

5.注册快速参考........................................................................................................三十

6.注册说明.................................................................................................................. 31

6.1芯片ID - 注册01H .................................................................................................................... 31

6.2电源控制 - 地址02H ......................................................................................................... 31

6.2.1冻结（第7位） ......................................................................................................................... 31

6.2.2掉电MIC （第3位） ........................................................................................................ 31

6.2.3掉电ADC （第2位） ....................................................................................................... 31

6.2.4掉电设备（位0 ） ....................................... .................................................. .......... 31

6.3 ADC控制 - 地址04H ............................................................................................................ 32

6.3.1功能模式（位7 ： 6 ） ....................................... .................................................. ........... 32

6.3.2数字接口格式（第4位） ........................................ .................................................. .... 32

6.3.3静音（第2位） ............................................................................................................................ 32

6.3.4高通滤波器冻结（第1位） ..................................... .................................................. ...... 32

6.3.5主/从模式（位0 ） ....................................... .................................................. .......... 32

6.4 MCLK频率 - 地址05H ............................................ .................................................. ...... 33

6.4.1主时钟分频器（位6 ： 4 ） ..................................... .................................................. .... 33

6.5 PGAOut控制 - 地址06H ...................................................................................................... 33

6.5.1 PGAOut源选择（第6位） ........................................ .................................................. ..... 33

6.6通道B PGA控制 - 地址07H .......................................... ................................................ 33

2

DS658F2

CS5345

6.6.1通道B的PGA增益（位5 ： 0 ） ..................................... .................................................. ...... 33

6.7通道A PGA控制 - 地址08H .......................................... ................................................ 34

6.7.1通道A PGA增益（位5 ： 0 ） ..................................... .................................................. ...... 34

6.8 ADC输入控制 - 地址09H ........................................... .................................................. ...... 34

6.8.1 PGA软斜坡和零交叉启用（位4 ： 3 ） ................................. ................................ 34

6.8.2模拟输入选择（位2 ： 0 ） ..................................... .................................................. ... 35

6.9有源电平控制 - 地址0CH ........................................... .................................................. ... 35

6.9.1活性高/低（位0 ） .......................................................................................................... 35

6.10中断状态 - 地址0DH ..................................................................................................... 35

6.10.1时钟错误（第3位） ................................................................................................................ 36

6.10.2溢出（第1位） .................................................................................................................... 36

6.10.3溢（位0 ） .................................................................................................................. 36

6.11中断屏蔽 - 地址0EH ....................................................................................................... 36

6.12中断模式MSB - 地址0Fh时........................................... .................................................. 36

6.13中断模式LSB - 地址10H ........................................... .................................................. .. 36

7.参数定义................................................................................................................ 37

8. FILTER PLOTS .................................................................................................................................. 38

9.包装尺寸.................................................................................................................... 40

10.热特性和规格............................................ ................. 40

11.订购信息

........................................................................................................ 41

12.修订历史.......................................................................................................................... 41

图列表

图1.Master模式串行音频接口时序......................................... .............................................. 18

图2.Slave模式串行音频接口时序......................................... ................................................ 18

图3.Format 0 ，左对齐多达24位数据................................... ................................................ 19

图4.Format 1 ， IS高达24位数据..................................... .................................................. ............ 19

图5.控制端口时序 - IC格式......................................... .................................................. ...... 20

图6.控制端口时序 - SPI格式......................................... .................................................. ..... 21

图7.Typical连接图....................................................................................................... 22

图8.Master模式时钟................................................................................................................ 24

图9.Analog输入架构............................................................................................................ 25

图10.Control端口时序在SPI模式......................................... .................................................. ... 26

图11.Control端口时序， IC写......................................... .................................................. ........ 27

图12.Control端口时序， IC读......................................... .................................................. ........ 27

图13.Single速阻带抑制.......................................... .................................................. 38

图14.Single速阻带抑制.......................................... .................................................. 38

图15.Single速跃迁带（详细信息） ....................................... ............................................... 38

图16.Single速通带纹波.......................................... .................................................. .... 38

图17.Double速阻带抑制.......................................... ................................................. 38

图18.Double速阻带抑制.......................................... ................................................. 38

图19.Double速跃迁带（详细信息） ....................................... ............................................. 39

图20.Double速通带纹波.......................................... .................................................. ... 39

图21.Quad速阻带抑制.......................................... .................................................. 39

图22.Quad速阻带抑制.......................................... .................................................. 39

图23.Quad速跃迁带（详细信息） ....................................... ................................................ 39

图24.Quad速通带纹波.......................................... .................................................. ..... 39

表格清单

表1.速度模式.............................................................................................................................. 23

表2.常见的时钟频率....................................................................................................... 23

表3.从模式的串行位时钟比率......................................... .................................................. 24 ..

表4.设备版本.......................................................................................................................... 31

DS658F2

3

CS5345

表5.冷冻能位.......................................................................................................................... 31

表6.功能模式选择.......................................................................................................... 32

表7.数字接口格式............................................................................................................. 32

表8. MCLK频率........................................................................................................................ 33

表9. PGAOut源选择........................................................................................................... 33

表10.示例增益和衰减设置.......................................... ......................................... 34

表11. PGA软交叉或零交叉模式选择....................................... ................................. 35

表12.模拟输入多路复用器选择........................................... ................................................. 35

4

DS658F2

CS5345

1.引脚说明

OVFL

SDOUT

DGND

MCLK

LRCK

SCLK

48 47 46 45 44 43 42 41 40 39 38 37

SDA / CDOUT

SCL / CCLK

AD0/CS

AD1/CDIN

VLC

RESET

AIN3A

AIN3B

AIN2A

AIN2B

AIN1A

AIN1B

TSTI

INT

NC

NC

NC

VD

1

2

3

4

5

6

7

8

9

10

11

12

13 14 15 16 17 18 19 20 21 22 23 24

TSTO

FILT +

TSTO

VQ

AIN4A/MICIN1

AIN4B/MICIN2

AGND

AFILTA

AFILTB

VA

AIN5A

AIN5B

36

35

34

33

32

31

30

29

28

27

26

25

VLS

TSTO

NC

NC

AGND

AGND

VA

PGAOUTB

PGAOUTA

AIN6B

AIN6A

MICBIAS

CS5345

引脚名称

SDA / CDOUT

SCL / CCLK

AD0/CS

AD1/CDIN

VLC

RESET

AIN3A

AIN3B

AIN2A

AIN2B

#

1

2

3

4

5

6

7

8

9

10

引脚说明

串行控制数据

（输入/输出） - SDA是一个数据的I / O IC

模式。 CDOUT是输出数据线

在SPI控制端口接口

TM

模式。

串行控制端口时钟

（输入） - 串行时钟，串行控制端口。

地址位0 （ IC ） /控制端口片选（ SPI ）

（输入）

- AD0是IC模式芯片地址引脚;

CS为片选信号， SPI格式。

地址位1 （ IC ） /串行控制数据输入（ SPI ）

（输入）

- AD1是IC模式芯片地址引脚;

CDIN是在SPI模式控制端口接口输入数据线。

控制端口电源

（输入） - 确定需要的信号电平的控制端口接口。参考

在推荐工作条件进行适当的电压。

RESET

（输入） - 该器件进入低功耗模式时，该引脚被拉低。

立体声模拟输入3

（输入） - 满级级别的ADC模拟特性指定

规格表。

立体声模拟输入2

（输入） - 满级级别的ADC模拟特性指定

规格表。

DS658F2

5

CDB5345

评估板CS5345

特点

单端模拟输入

单端模拟输出

CS8406 S / PDIF数字音频发射器

头为可选外部软件

CS5345配置

头外部的PCM串行音频I / O

3.3 V逻辑接口

预先定义的软件脚本

展示推荐布局和

接地安排

视窗

兼容软件界面

配置CS5345和跨板

连接

描述

该CDB5345评估板是一个很好的手段

用于评价的CS5345型ADC。评估需要

模拟信号源和模拟/数字分析仪，并

电源供应器。基于Windows

PC兼容机

必须将用于评估CS5345 。

为IS系统定时，左对齐，右， Justi-

田间接口格式可以通过CS5345提供，

的CS8406 ，或通过一个PCM的I / O的股份首标具有EX-

外部源中连接。

提供的CS5345模拟RCA phono型插口IN-

放和输出。通过RCA数字数据输入可用

唱机或光连接器的CS8406 。

在Windows

软件提供了图形用户界面，使config-

集有关CDB5345方便。软件

通过PC机的串口配置通信

控制端口寄存器，以便的所有特征

CS5345进行评价。该评估板可

还可以配置成接受外部定时和数据

在系统中的用户应用程序的操作信号

发展。

订购信息

CDB5345

I

评估板

被动输入滤波器

有源输入滤波器

麦克风输入

M

U

X

有源输出滤波器

测试点

CS5345

主时钟

罐头

振荡器

标题

控制端口接口

FPGA

子时钟和数据

CS8406

Cirrus Logic公司，公司

www.cirrus.com

版权

Cirrus Logic公司， 2005年公司

（版权所有）

二月'05

DS658DB1

CDB5345

目录

1.系统概述............................................................................................................... 4

1.1电源................................................................................................................................. 4

1.2接地和电源去耦............................................ ............................. 4

1.3 CS5345音频ADC ........................................................................................................... 4

1.4 CS8406数字音频发射器............................................. ......................................... 4

1.5 FPGA ................................................................................................................................. 4

1.6固定振荡器.............................................................................................................. 4

1.7外部控制头.............................................. .................................................. 5 ...

1.8模拟输入.....................................................................................................................五

1.9模拟输出..................................................................................................................五

1.10串行控制端口............................................................................................................五

1.11 USB控制端口.............................................................................................................五

2.系统时钟和数据............................................ .................................................. 6 ..

2.1时钟布线..................................................................................................................... 6

2.2数据路由...................................................................................................................... 6

3，电脑软件控制..................................................................................................... 7

3.1 CDB5345控件选项卡...................................................................................................... 7

3.2寄存器映射选项卡............................................................................................................. 8

3.3预配置脚本文件............................................ .................................................. 8 ..

3.3.1振荡器时钟 - ADC通道1中进行SPDIF & PGA输出................................. 8 ..

3.3.2振荡器时钟 - ADC通道2进行进行SPDIF输出................................... ............ 9

4. FPGA寄存器快速参考............................................ ................................... 10

5. FPGA寄存器描述............................................. ............................................ 11

6，国开行连接器，跳线和交换机......................................... .................... 13

7. CDB框图..................................................................................................... 15

8. CDB原理图............................................................................................................... 16

9，国开行布局........................................................................................................................ 24

10.修订历史............................................................................................................ 27

2

DS658DB1

CDB5345

图列表

图1. CDB5345控制Tab.................................................................................................... 7

图2.寄存器映射Tab........................................................................................................... 8

图3.座Diagram................................................................................................................ 15

图4. CS5345 .......................................................................................................................... 16

图5.模拟输入................................................................................................................. 17

图6.模拟输出.............................................................................................................. 18

图7的S / PDIF Output................................................................................................................ 19

图8.控制Port.................................................................................................................... 20

图9. FPGA ............................................................................................................................. 21

图10.离散时钟布线和电平转换......................................... .......................... 22

图11 。 Power........................................................................................................................... 23

图12.丝绸Screen................................................................................................................... 24

图13.顶边层.............................................................................................................. 25

图14.底面层........................................................................................................ 26

表格清单

表1. MCLK Source.................................................................................................................. 11

表2.子时钟源............................................................................................................. 12

表3. CS8406 SDIN来源..................................................................................................... 12

表4.系统连接....................................................................................................... 13

表5.系统跳线设置............................................ .................................................. ... 14

表6.修订历史记录.............................................................................................................. 27

DS658DB1

3

CDB5345

1.系统概述

该CDB5345评估板用于评估CS5345 ADC的极好手段。模拟和数字音频显

提供纳尔接口，一个板上的FPGA用于容易配置评估平台，和一个9针

串行电缆是为了与所提供的Windows使用

组态软件。

该CDB5345示意集示于图4至图11的CDB5345组装在印刷线

板设计的CDB4245 ，具有多个组件的未填充的。这些未填充成分

为清楚起见，包括原理图组已被删除。对于一个完整的原理图设置，请参见CDB4245

数据表。

1.1

动力

电源必须通过红色+ 5.0V接线柱提供评估板。板载稳压器

提供3.3 V ， 2.5 V和1.8 V电源。合适的供应水平供电VA ， VD ， VLS和VLC是

通过一系列的跳线设置（见表5第14页） 。所有的电压输入必须被引用于单黑

接线柱接地连接器（见表4第13页） 。

警告：请参阅CS5345数据手册允许的电压等级。

1.2

接地和电源去耦

该CS5345需要认真注意电源和接地措施，优化perfor-

曼斯。图3第15页上提供了连接到CS5345的概览。图12第24页

示出了该组件的放置。图13 25页显示顶部的布局。图14第26页显示

底部布局。去耦电容器的位置尽量靠近CS5345越好。广泛使用

地平面的填写评估板得到大幅降低辐射噪声。

1.3

CS5345音频ADC

在CS5345的完整描述包含在CS5345产品数据表。

在CS5345的要求配置设置在其控制端口寄存器做，通过访问

Cirrus Logic的FlexGUI软件的CS5345标签。

时钟和数据源的选择是通过FPGA的控制口制成。基本的路由选择

可以使用GUI软件应用CS5345控件选项卡进行。高级选项可接近

通过Cirrus Logic公司的FlexGUI的寄存器映射选项卡上的板配置子选项卡sible软

洁具。请参阅FPGA寄存器描述部分开始第11页。

1.4

CS8406数字音频发射器

该发射器CS8406 （图7第19页）的完整描述和数字音频的讨论

接口都包含在CS8406数据表。

CS8406可通过CS5345到标准的S / PDIF输入数据流中产生的PCM数据转换。该

CS8406可以在主或从模式下操作，接受128呋喃， 256呋喃， 384 FS和512 Fs的主

钟表上的OMCK输入引脚，以及可在左对齐， IS ，右对齐16位，和右操作

正当24位接口格式。

的CS8406的最常见的操作，可以控制经由CDB5345控制在GUI标签

软件应用程序。高级选项是通过对寄存器映射的CS8406子选项卡访问

Cirrus Logic的FlexGUI软件的标签。

1.5

FPGA

FPGA的处理上CDB5345时钟的数据路由。时钟和数据路由选择做

经过CDB5345控制在GUI选项卡会由FPGA ，无需用户干预的情况进行处理。

用于与FPGA的内部寄存器和运算的高级信息，请参见第4及5

开始的第10页。

1.6

罐头振荡器

罐头振荡器， Y1，为市民提供一个主时钟源CDB5345 。

4

DS658DB1

CDB5345

该振荡器安装在针插座，方便拆卸或更换。该主板出厂时

一12.2880 MHz晶体振荡器填充。

1.7

外部控制头

该评估板已被设计为允许通过头J10与外部系统的接口，并

J17.

8引脚， 2排头， J10 ，可以访问所需的接口到串行串行音频信号

与DSP （见图10 22页）中的CS5345音频端口。

在头J10的信号的方向可以使用位于板内的控制配置

在CDB5345控制组框控件所提供的GUI软件选项卡。

15针， 3行标题， J17 ，允许用户双向访问SPI / I

2

通过简单的空调控制信号

从“ PC”的位置上除去所有的分流跳线。然后，用户可以选择要连接的带状电缆

到“外部控制”的位置。一个单一的“ GND ”行带状电缆的接地连接是亲

单元提供维持信号完整性。两个无人居住的上拉电阻也可应用户

选择使用公共数据总线CDB用于I

2

C电源轨。

1.8

模拟输入

RCA连接器通过单端，增益，主动或被动税务局局长提供CS5345模拟输入

cuits 。请参阅CS5345数据手册ADC满量程的水平。

一个4针的CD -ROM的头型，提供了轻松连接模拟输出从CD- ROM驱动器

在CS5345的模拟输入。

1.9

模拟输出

的CS5345 PGA的模拟输出通过两极有源滤波器进行路由。过滤器的器件的输出

连接至RCA插孔，便于评估。

1.10串行控制端口

图形用户界面将包含在CDB5345以方便操控的寄存器

CS5345 ， CS8406和FPGA 。请参阅特定器件数据手册的CS5345和CD8406内部稳压

存器的描述。内部寄存器映射为FPGA位于第4节第10页。

连接电缆连接到RS - 232接口（ J42 ），并推出了Cirrus Logic的FlexGUI软件（ Flex-

Loader.exe是）将使CDB5345 。

请参阅“电脑软件控制”第7页上的图形用户界面（ GUI）的描述。

1.11 USB控制端口

USB控制端口连接器（ J37 ）是当前不可用。

DS658DB1

5