CD4724BC 8位可寻址锁存器
1987年10月
修订后的2002年5月
CD4724BC
8位可寻址锁存器
概述
该CD4724BC是一个8位可寻址锁存器具有三个
地址输入端( A0- A2)中,一个低电平有效使能输入(E)
活跃的高清输入(C
L
) ,数据输入(D)和8输出
看跌期权( Q0 - Q7 ) 。
数据被输入到一个特定的位的锁存器时,即
由地址输入和使能(E)的处理是
低。数据项被抑制时,使(E)为高电平。
当清晰(C
L
),并启用(E )为高,所有的输出
低。当清晰(C
L
)为高电平,使(E)为低电平时,
解复用通道发生。被寻址的位
具有如下的数据输入,而所有的有源输出
未解决的位保持为低。当在操作
可寻址锁存模式(E
=
C
L
=
LOW ) ,改变更多
不是地址的一个位可以并处一过性错误
地址。因此,这仅应做的同时,在
内存模式(E
=
高,C
L
=
低) 。
特点
s
宽电源电压范围:
s
低功耗TTL兼容:
扇出2驾驶74L或1驾驶74LS
s
串行到并行能力
s
存储寄存器功能
s
随机的(寻址)数据录入
s
高电平有效解复用功能
s
常见的Active高清
3.0V至15V
s
高抗干扰性: 0.45 V
DD
(典型值)。
订购代码:
订单号
CD4724BCM
CD4724BCN
包装数
M16A
N16E
包装说明
16引脚小外形集成电路( SOIC ) , JEDEC MS- 012 , 0.150 & QUOT ;窄
16引脚塑料双列直插式封装( PDIP ) , JEDEC MS- 001 , 0.300 & QUOT ;宽
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
接线图
真值表
模式选择
E
C
L
讨论
LATCH
L
H
L
H
L
L
如下数据
未解决
LATCH
以前持有
数据
寻址
LATCH
内存
多路解复用器
明确
模式
持前举行上一页
数据
数据
重置为“0”
重置为“0”
遵循数据
H重新为“0”
顶视图
2002仙童半导体公司
DS006003
www.fairchildsemi.com